第8章：在Cyclone III器件系列外部存储器接口
的Cyclone III器件系列存储器接口功能
8–11
的Cyclone III器件系列存储器接口功能
本节介绍的Cyclone III器件系列存储器接口，包括DDR
输入寄存器，DDR输出寄存器， OCT中，锁相环（ PLL）的。
DDR输入寄存器
DDR输入寄存器有三个内部逻辑元件来实现（ LE ）
对于每个寄存器
DQ
引脚。这些LE寄存器位于逻辑阵列模块（LAB ）
相邻DDR输入引脚。
显示的Cyclone III器件系列DDR输入寄存器。
图8-4 。的Cyclone III器件系列DDR输入寄存器
DDR输入寄存器中的Cyclone III器件系列
dataout_h
LE
注册
DQ
输入寄存器A
I
neg_reg_out
dataout_l
LE
注册
LE
注册
寄存器C
I
输入寄存器B
I
捕捉时钟
PLL
在DDR数据首先被输送到两个寄存器，输入寄存器A
I
和输入寄存器B
I
.
■
■
■
输入寄存器A
I
在时钟的上升沿捕获在DDR数据本
输入寄存器B
I
在时钟的下降沿时捕捉DDR数据存在
寄存器C
I
对齐数据之前，与系统时钟同步
从DDR输入寄存器中的数据被馈送到两个寄存器，
sync_reg_h
和
sync_reg_l ，
然后将数据典型地传送到一个FIFO块以同步
两个数据流的系统时钟的上升沿。因为读捕获
时钟由PLL ，读取数据选通信号（DQS或CQ） ，不使用生成
期间的Cyclone III器件系列读操作;因此，后同步码是不关心
在这种情况下。
2012年7月
Altera公司。
的Cyclone III器件手册
第1卷
ALTERA [ ALTERA CORPORATION ]
