在Cyclone III器件系列高速差分接口:第7章
高速I / O标准支持
7–13
显示LVPECL直流耦合终止。
图7-9 。 LVPECL直流耦合终止
LVPECL发射器
50
的Cyclone III器件系列
LVPECL接收器
100
50
差分SSTL I / O标准支持中的Cyclone III器件系列
差分SSTL I / O标准是用于应用程序的内存总线标准
如高速DDR SDRAM接口。 Cyclone III器件系列支持
差分SSTL - 2和SSTL - 18 I / O标准。差分SSTL输出标准
仅在支持
PLL # _CLKOUT
使用两个单端SSTL输出缓冲器的引脚
( PLL # _CLKOUTp和
PLL # _CLKOUTn )
与第二输出设定成具有
相反的极性。的差分SSTL输入标准被支撑在GCLK
只管脚,治疗差分输入为两个单端SSTL和解码只
他们中的一个。
差分SSTL I / O标准需要与外部两个差分输入端
参考电压(VREF ),以及0.5 ×V的外部终端电压( VTT)
CCIO
向其中终端电阻相连。
f
有关差分SSTL电气规范的更多信息,请参阅
章和
和
章节。
显示了差分SSTL I类接口。
图7-10 。差分SSTL I类接口
V
TT
V
TT
输出缓冲器
接收器
2011年12月
Altera公司。
的Cyclone III器件手册
第1卷