欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP3C16Q144C6ES 参数 Datasheet PDF下载

EP3C16Q144C6ES图片预览
型号: EP3C16Q144C6ES
PDF下载: 下载PDF文件 查看货源
内容描述: 的Cyclone III器件手册 [Cyclone III Device Handbook]
分类和应用:
文件页数/大小: 274 页 / 7308 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP3C16Q144C6ES的Datasheet PDF文件第59页浏览型号EP3C16Q144C6ES的Datasheet PDF文件第60页浏览型号EP3C16Q144C6ES的Datasheet PDF文件第61页浏览型号EP3C16Q144C6ES的Datasheet PDF文件第62页浏览型号EP3C16Q144C6ES的Datasheet PDF文件第64页浏览型号EP3C16Q144C6ES的Datasheet PDF文件第65页浏览型号EP3C16Q144C6ES的Datasheet PDF文件第66页浏览型号EP3C16Q144C6ES的Datasheet PDF文件第67页  
Chapter 5: Clock Networks and PLLs in the Cyclone III Device Family
Clock Networks
5–3
Table 5–1. Cyclone III Device Family GCLK Network Connections (Part 2 of 2)
GCLK Network Clock
Sources
PLL4_C1
PLL4_C2
PLL4_C3
PLL4_C4
DPCLK0
DPCLK1
DPCLK7
CDPCLK7
DPCLK2
CDPCLK2
DPCLK5
DPCLK7
DPCLK4
DPCLK6
DPCLK6
CDPCLK6
DPCLK3
CDPCLK3
DPCLK8
DPCLK11
DPCLK9
DPCLK10
DPCLK5
DPCLK2
DPCLK4
DPCLK3
Notes to
(1) EP3C5 and EP3C10 devices only have GCLK networks 0 to 9.
(2) These pins apply to all devices in the Cyclone III device family except EP3C5 and EP3C10 devices.
(3) EP3C5 and EP3C10 devices only have phase-locked loops (PLLs) 1 and 2.
(4) This pin applies only to EP3C5 and EP3C10 devices.
(5) Only one of the two
CDPCLK
pins can feed the clock control block. You can use the other pin as a regular I/O pin.
GCLK Networks
0
1
2
3
4
5
6
7
8
9
10
(1)
11
12
13
14
15
16
17
18
19
v
v
v
v
v
v
v
v
v
v
CDPCLK0,
or
v
CDPCLK1,
or
v v
v
v
CDPCLK5,
or
v
CDPCLK4,
or
v v
v
v
v
v v
v
v
v
v v
July 2012
Altera Corporation
Cyclone III Device Handbook
Volume 1