欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP2C35F484I8N 参数 Datasheet PDF下载

EP2C35F484I8N图片预览
型号: EP2C35F484I8N
PDF下载: 下载PDF文件 查看货源
内容描述: Cyclone II器件手册,卷1 [Cyclone II Device Handbook, Volume 1]
分类和应用: 现场可编程门阵列可编程逻辑LTE时钟
文件页数/大小: 470 页 / 5764 K
品牌: ALTERA [ ALTERA CORPORATION ]
 浏览型号EP2C35F484I8N的Datasheet PDF文件第267页浏览型号EP2C35F484I8N的Datasheet PDF文件第268页浏览型号EP2C35F484I8N的Datasheet PDF文件第269页浏览型号EP2C35F484I8N的Datasheet PDF文件第270页浏览型号EP2C35F484I8N的Datasheet PDF文件第272页浏览型号EP2C35F484I8N的Datasheet PDF文件第273页浏览型号EP2C35F484I8N的Datasheet PDF文件第274页浏览型号EP2C35F484I8N的Datasheet PDF文件第275页  
External Memory Interfaces  
Figure 9–9. Cyclone II DQS Postamble Circuitry Connection  
Capture Register  
D
Q
ENA  
Capture Register  
Capture Register  
DQ[7..0]  
DQS  
D
Q
D
Q
DQS'  
ENA  
ENA  
Δt  
Reset  
DQS Programmable  
Delay Chain  
Circuitry  
PRN  
EnableN  
Q
D
Postamble  
Logic  
CLRN  
Global  
Clock Network  
Figure 9–10 shows the timing waveform for Figure 9–9. When the  
postamble logic detects the falling DQS edge at the start of postamble, it  
sends out a signal to disable the capture registers to prevent any  
accidental latching.  
Altera Corporation  
February 2007  
9–17  
Cyclone II Device Handbook, Volume 1  
 复制成功!