Timing Model
Table 5–79. Maximum Output Clock Toggle Rate Derating Factors (Part 2 of 5)
Maximum Output Clock Toggle Rate Derating Factors (ps/pF)
Drive
Strength
I/O Standard
Column I/O Pins
Row I/O Pins
-4
Dedicated Clock Outputs
-3
-4
-5
-3
-5
-3
-4
-5
1.8-V
LVTTL/LVCMOS
2 mA
4 mA
951
405
261
223
194
174
652
333
182
135
364
163
118
99
1421
516
325
274
236
209
963
347
247
194
680
207
147
122
116
570
380
282
220
175
206
160
130
127
680
207
147
122
116
1421
516
325
274
236
209
963
347
247
194
680
207
147
122
116
570
380
282
220
175
206
160
130
127
680
207
147
122
116
951
405
261
223
-
1421
516
325
274
-
1421
516
325
274
-
904
393
253
224
199
180
618
270
198
155
350
188
94
1421
516
325
274
236
209
963
347
247
194
680
207
147
122
116
570
380
282
220
175
206
160
130
127
680
207
147
122
116
1421
516
325
274
236
209
963
347
247
194
680
207
147
122
116
570
380
282
220
175
206
160
130
127
680
207
147
122
116
6 mA
8 mA
10 mA
12 mA
2 mA
-
-
-
1.5-V
LVTTL/LVCMOS
652
333
-
963
347
-
963
347
-
4 mA
6 mA
8 mA
-
-
-
SSTL-2 Class I
SSTL-2 Class II
8 mA
364
163
118
-
680
207
147
-
680
207
147
-
12 mA
16 mA
20 mA
24 mA
4 mA
87
91
-
-
-
85
SSTL-18 Class I
SSTL-18 Class II
458
305
225
167
129
173
150
120
109
364
163
118
99
458
305
225
167
-
570
380
282
220
-
570
380
282
220
-
505
336
248
190
148
155
140
110
94
6 mA
8 mA
10 mA
12 mA
8 mA
-
-
-
16 mA
18 mA
20 mA
8 mA
-
-
-
-
-
-
-
-
-
SSTL-2 Class I
SSTL-2 Class II
364
163
118
-
680
207
147
-
680
207
147
-
350
188
94
12 mA
16 mA
20 mA
24 mA
87
91
-
-
-
85
5–74
Altera Corporation
April 2011
Stratix II Device Handbook, Volume 1
ALTERA [ ALTERA CORPORATION ]
