AUGUST 2010
AS6C8016A
512K X 16 BIT LOW POWER CMOS SRAM
,
K
S
L
E
M
6
e
F
V
1
6
B
F
a
m
i
PIN CONFIGURATIONS
FPBGA-48 : Top view(ball down)
44 - TSOP2 : Top view
1
2
3
4
5
6
1
2
A4
A3
A2
A1
A0
44
43
A5
A6
A7
OE
LB
OE
A0
A1
A2
NC
A
B
C
D
E
F
3
42
41
40
39
38
37
36
35
34
33
4
5
UB
DQ8
DQ9
UB
A3
A4
CS
DQ0
DQ2
6
LB
DQ15
CS
DQ0
7
8
DQ1
DQ2
DQ3
VCC
VSS
DQ14
DQ13
DQ12
VSS
DQ10
DQ11
DQ12
DQ13
NC
A5
A6
DQ1
DQ3
DQ4
DQ5
WE
A11
9
10
11
12
V
A17
NC
A14
A12
A9
A7
V
44 - TSOP2
SS
CC
VCC
13
14
15
16
17
18
19
20
21
22
DQ4
DQ5
DQ6
DQ7
32
31
30
29
28
27
26
25
24
23
DQ11
DQ10
DQ9
DQ8
A8
V
A16
A15
A13
A10
V
CC
SS
DQ14
DQ15
A18
DQ6
DQ7
NC
WE
A18
A9
A17
A16
A15
A14
A10
A11
A12
A13
G
H
A8
PIN DESCRIPTION
Name
Function
Name
Function
Power Supply
CS
OE
Chip Select input
V
CC
Output Enable input
V
Ground
SS
WE
Write Enable input
Address inputs
UB
LB
Upper Byte (DQ8~DQ15)
Lower Byte (DQ0~DQ7)
No Connection
A0~A18
DQ0~DQ15
Data inputs/outputs
NC
2
ALSC [ ALLIANCE SEMICONDUCTOR CORPORATION ]
