[AK4958]
Parameter
Symbol
min
typ
max
Unit
Audio Interface Timing
Master Mode
tMBLR
tLRD
-
-
40
70
ns
ns
BICK “” to LRCK Edge (Note 34)
40
70
LRCK Edge to SDTO (MSB)
(Except I2S mode)
tBSD
tSDH
tSDS
-
-
-
70
-
-
ns
ns
ns
BICK “” to SDTO
SDTI Hold Time
SDTI Setup Time
70
50
50
Slave Mode
tLRB
tBLR
tLRD
50
50
-
-
-
-
-
-
80
ns
ns
ns
LRCK Edge to BICK “” (Note 34)
BICK “” to LRCK Edge (Note 34)
LRCK Edge to SDTO (MSB)
(Except I2S mode)
tBSD
tSDH
tSDS
-
50
50
-
-
-
80
-
-
ns
ns
ns
BICK “” to SDTO
SDTI Hold Time
SDTI Setup Time
Control Interface Timing (3-wire Mode) (Note 35)
CCLK Period
tCCK
tCCKL
tCCKH
tCDS
200
80
80
40
40
150
50
50
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
CCLK Pulse Width Low
Pulse Width High
CDTIO Setup Time
CDTIO Hold Time
tCDH
tCSW
tCSS
tCSH
tDCD
tCCZ
CSN “H” Time
-
-
-
70
70
CSN Edge to CCLK “” (Note 36)
CCLK “” to CSN Edge (Note 36)
CCLK “” to CDTIO (at Read Command)
CSN “” to CDTIO (Hi-Z) (at Read Command)(Note 38)
Control Interface Timing (I2C Bus Mode):
SCL Clock Frequency
-
fSCL
tBUF
-
-
-
-
-
-
-
-
-
-
-
-
-
-
400
-
-
kHz
s
s
s
s
s
s
s
s
s
s
pF
ns
Bus Free Time Between Transmissions
Start Condition Hold Time (prior to first clock pulse)
Clock Low Time
1.3
0.6
1.3
0.6
0.6
0
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
-
Clock High Time
-
Setup Time for Repeated Start Condition
-
SDA Hold Time from SCL Falling (Note 39)
SDA Setup Time from SCL Rising
-
0.1
-
-
Rise Time of Both SDA and SCL Lines
Fall Time of Both SDA and SCL Lines
Setup Time for Stop Condition
0.3
0.3
-
tF
-
tSU:STO
Cb
0.6
-
Capacitive Load on Bus
400
50
Pulse Width of Spike Noise Suppressed by Input Filter
tSP
0
Note 34. この規格値はLRCKのエッジとBICKの “”が重ならないように規定しています。
Note 35. 3-wire ModeはAK4958ECBでは対応しておりません。
Note 36. この規格はCSNのエッジとCCLKの “”が重ならないように規定しています。
Note 37. I2C-busはNXP B.V.の商標です。
Note 38. Hi-zとはRL =1k (プルアップは TVDDに対して)時、10% CDTIO pin の電位が変動するまでの時間で
す。
Note 39. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。
MS1558-J-01-PB
2013/10
- 23 -
AKM [ ASAHI KASEI MICROSYSTEMS ]
