欢迎访问ic37.com |
会员登录 免费注册
发布采购

AK4527BVQ 参数 Datasheet PDF下载

AK4527BVQ图片预览
型号: AK4527BVQ
PDF下载: 下载PDF文件 查看货源
内容描述: 高性能多通道音频编解码器 [HIGH PERFORMANCE MULTI-CHANNEL AUDIO CODEC]
分类和应用: 解码器编解码器消费电路商用集成电路
文件页数/大小: 33 页 / 293 K
品牌: AKM [ ASAHI KASEI MICROSYSTEMS ]
 浏览型号AK4527BVQ的Datasheet PDF文件第6页浏览型号AK4527BVQ的Datasheet PDF文件第7页浏览型号AK4527BVQ的Datasheet PDF文件第8页浏览型号AK4527BVQ的Datasheet PDF文件第9页浏览型号AK4527BVQ的Datasheet PDF文件第11页浏览型号AK4527BVQ的Datasheet PDF文件第12页浏览型号AK4527BVQ的Datasheet PDF文件第13页浏览型号AK4527BVQ的Datasheet PDF文件第14页  
ASAHI KASEI  
[AK4527B]  
DC CHARACTERISTICS  
(Ta=25°C; AVDD, DVDD=4.5 5.5V; TVDD=2.7 5.5V)  
Parameter  
Symbol  
VIH  
VIL  
min  
2.2  
-
typ  
-
-
max  
-
0.8  
Units  
V
V
High-Level Input Voltage  
Low-Level Input Voltage  
High-Level Output Voltage  
(SDTO pin:  
(DZF1, DZF2/OZF pins:  
Iout=-100µA)  
Iout=-100µA)  
VOH  
VOH  
TVDD-0.5  
AVDD-0.5  
-
-
-
-
V
V
Low-Level Output Voltage  
(SDTO, DZF1, DZF2/OZF pins: Iout= 100µA)  
VOL  
VOL  
Iin  
-
-
-
-
-
-
0.5  
0.4  
±10  
V
V
µA  
(SDA pin:  
Iout= 3mA)  
Input Leakage Current  
SWITCHING CHARACTERISTICS  
(Ta=25°C; AVDD, DVDD=4.5 5.5V; TVDD=2.7 5.5V; CL=20pF)  
Parameter  
Symbol  
min  
typ  
max  
Units  
Master Clock Input  
256fsn, 128fsd:  
fCLK  
8.192  
27  
27  
12.288  
20  
20  
12.288  
18.432  
24.576  
MHz  
ns  
ns  
MHz  
ns  
ns  
Pulse Width Low  
Pulse Width High  
384fsn, 192fsd:  
Pulse Width Low  
Pulse Width High  
512fsn, 256fsd:  
Pulse Width Low  
tCLKL  
tCLKH  
fCLK  
tCLKL  
tCLKH  
fCLK  
16.384  
15  
MHz  
ns  
tCLKL  
Pulse Width High  
tCLKH  
15  
ns  
LRCK frequency  
Normal Speed Mode  
Double Speed Mode  
Duty Cycle  
fsn  
fsd  
Duty  
32  
64  
45  
48  
96  
55  
kHz  
kHz  
%
Audio Interface Timing  
BICK Period  
tBCK  
tBCKL  
tBCKH  
tLRB  
tBLR  
tLRS  
tBSD  
tSDH  
tSDS  
160  
65  
65  
45  
45  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
ns  
BICK Pulse Width Low  
Pulse Width High  
LRCK Edge to BICK “”  
BICK “” to LRCK Edge  
LRCK to SDTO(MSB)  
BICK “” to SDTO  
SDTI1-3, DAUX Hold Time  
SDTI1-3, DAUX Setup Time  
(Note 19)  
(Note 19)  
40  
40  
40  
25  
Notes: 19. BICK rising edge must not occur at the same time as LRCK edge.  
MS0056-E-00  
2000/10  
- 10 -