ADSP-BF531/ADSP-BF532/ADSP-BF533
时序特定网络阳离子
时钟和复位时序
和
描述时钟和复位操作。每
组合
CLKIN和时钟乘法器/除数不能导致核心/
表21.时钟和复位时序
参数
时序要求
t
CKIN
CLKIN周期
1, 2, 3, 4
t
CKINL
CLKIN低脉冲
CLKIN高脉冲
t
CKINH
t
WRST
断言复位脉冲宽度低
5
t
NOBOOT
复位无效到第一外部访问延迟
6
1
2
系统时钟超过最大限制允许的
处理器，包括提供有关的系统时钟的限制
电压。
民
25.0
10.0
10.0
11
t
CKIN
3
t
CKIN
最大
100.0
单位
ns
ns
ns
ns
ns
5
t
CKIN
适用的PLL旁路模式和PLL非旁路模式。
CLKIN频率不能在飞行中改变。
3
于CLKIN频率与PLL时钟乘法器的组合不能超过所允许的˚F
VCO
, f
CCLK
和f
SCLK
设置讨论
通过
由于PLL的默认行为是10乘以CLKIN频率的400 MHz的速度等级部位不能使用全CLKIN周期范围。
4
如果在PLL_CTL寄存器中的DF比特位被置位，则最大吨
CKIN
周期为50纳秒。
5
用于上电顺序已完成。看
和
对于电复位时序。
6
适用于当处理器配置中没有引导模式（ BMODE1-0 = B＃ 00 ） 。
t
CKIN
CLKIN
t
CKINL
RESET
t
CKINH
t
WRST
t
NOBOOT
图11.时钟和复位时序
表22.上电复位时序
参数
时序要求
t
RST_IN_PWR
在V后， RESET拉高
DDINT
, V
DDEXT
, V
DDRTC
和CLKIN引脚是稳定的， 3500
t
CKIN
在规定范围内
t
RST_IN_PWR
RESET
民
最大
单位
ns
CLKIN
V
DD_SUPPLIES
In
V
DD_SUPPLIES
为V
DDINT
, V
DDEXT
, V
DDRTC
图12.上电复位时序
牧师ħ
|页28 64 | 2011年1月
AD [ ANALOG DEVICES ]
