ADSP-BF531/ADSP-BF532/ADSP-BF533
t
喃
是时间的运行
f
CCLKNOM
t
红
是时间的运行
f
CCLKRED
百分比降低功耗的计算公式为：
％节电
=
1
–
省电因素
100%
对芯片上电压调节器和相关的进一步的细节
电路板设计指南，请参阅
开关稳压器设计
注意事项ADSP -BF533 Blackfin处理器（ EE -228 ）
申请注意在ADI公司网站（ www.ana-
在“ EE- 228 ”网站搜索。
电压调节
Blackfin处理器提供了一个片上稳压器
可以生成相应的V
DDINT
从所述电压电平
V
DDEXT
供应量。看
对于法规
器容差和可以接受的V
DDEXT
范围的具体型号。
显示所需要的典型的外部元件
完成电源管理系统。该稳压器CON-
控制内置的逻辑电平，并用可编程
以增量的电压调节器控制寄存器（ VR_CTL ）
50毫伏。为了降低待机功耗，内部
电压调节器可被编程以去除电源
处理器核心，同时保持I / O电源（V
DDEXT
）提供。
而在休眠状态下， I / O电源仍在应用，
省去了外部缓冲器。所述电压调节器
从这个掉电状态或者通过激活
RTC唤醒或通过RESET ，这两个启动
引导序列。该稳压器还可以禁用或旁路
在用户的自由裁量权。
V
DDEXT
（低电感）
SET脱钩
电容器
V
DDEXT
时钟信号
在ADSP - BF531 / ADSP - BF532 / ADSP -BF533处理器能够
将时钟由外部晶振，正弦波输入或缓冲的
ERED ，形时钟来自外部时钟振荡器。
如果一个外部时钟的情况下，它应该是一个TTL兼容的信号
且不能停止，改变，或试样下方运行
在正常操作期间田间频率。该信号是
连接到所述处理器的CLKIN引脚。当外部
时钟被使用时， XTAL引脚必须悬空。
可替换地，由于处理器包括一个片上振荡器
器电路，外部晶体都可以使用。对于基本
工作频率，使用所示的电路中
BLACKFIN
CLKOUT
到PLL电路原理
EN
700:
V
DDEXT
CLKIN
XTAL
0: *
1M:
+
100μF
100nF
+
100μF
FDS9431A
10μF
低ESR
100μF
ZHCS1000
10μH
+
V
DDINT
18pF*
18pF*
FOR泛音
只有操作
VR
OUT
注： VALUES标有*必须自定义
这取决于晶体和布局。请
仔细分析一下。
短和低
的电感线
注：设计师应尽量减少
走线长度FDS9431A 。
VR
OUT
图8.外部晶体连接
GND
图7.稳压电路
稳压器布局指南
稳压器的外部元件贴装，电路板布线，并
旁路电容都注入了对噪音的效果显著
到芯片上的其它模拟电路。该VROUT1-0痕迹
和电压调节器的外部元件应consid-
在做电路板布局时ERED噪声源和不应该
路由或附近放置在敏感的电路或元件
板。所有内部和I / O电源应该很好
旁路尽可能靠近时处理旁路电容
感器成为可能。
并联谐振，基频，微处理器
高档水晶横跨CLKIN和XTAL引脚相连。
CLKIN和的XTAL引脚之间的片上电阻是在
500 k范围。进一步并联电阻通常不REC-
ommended 。两个电容器和串联电阻中所示
微调相位和正弦频的振幅
昆西。中示出的电容和电阻值
是
典型值而已。电容器的值取决于
晶振制造商的负载电容建议
与物理PCB布局。该电阻值取决于
开车由晶振制造商指定的级别。系统设计
基础上，认真investiga-应当验证自定义值
化超过了允许的温度范围内多个设备。
第三泛音晶体可以在频率高于使用
25兆赫。该电路然后修改，以确保水晶的操作
仅在第三谐波，通过将调谐的电感器电路
所示
牧师ħ
|页13 64 | 2011年1月
AD [ ANALOG DEVICES ]
