ADSP-BF531/ADSP-BF532/ADSP-BF533
垂直消隐间隔。在这种模式下，控制
字节序列不存储到存储器中;他们被过滤
由PPI 。
•垂直消隐只有 - 的PPI仅传输垂直
消隐间隔（ VBI）的数据，以及水平消隐
在VBI行的信息和控制字节序列。
•整场 - 整个输入比特流被读入
通过PPI 。这包括有效视频，控制pream-
均衡器序列，并且可以嵌入在辅助数据
水平和垂直消隐间隔。
虽然没有明确支持， ITU -R 656的输出functional-
两者均可以通过设置在整个帧结构来实现
（包括活动视频，消隐，和控制信息）的
存储器和流数据从PPI的在一个帧同步少
模式。该处理器的2D DMA模式简化了这种转移
通过使静态帧缓冲器（消隐和控制码）
被放置在存储器一次，并简单地更新主动
在每帧的基础上的视频信息。
的PPI的通用模式，意在适应
各种各样的数据采集和传输的应用程序。该
模式分为四大类，每一允许最多
每PPI_CLK周期的数据传输的16位：
•数据接收与内部产生帧同步
•数据接收与外部产生帧同步
•数据传输与内部产生帧同步
•数据传输与外部产生帧同步
这些模式的支持ADC / DAC连接，以及视频
硬件信令通信。许多模式的
支持的帧同步的多个级别。如果
需要的话，一个可编程延迟之间的断言插入
化的帧同步和数据的接收/发送。
尽管这些变化都没有意识到，直到全对模式
输入。 DMA访问可适当配置L1
回忆。
在主动模式下，能够通过禁止PLL
PLL控制寄存器（ PLL_CTL ） 。如果禁用， PLL必须
转变到全导通或睡眠模式之前重新启用。
表4.电源设置
PLL
CORE
绕过时钟
（ CCLK ）
全开
启用否
启用
活跃
启用/是的
启用
残
睡觉
启用
残
深度睡眠禁用
残
Hibernate的残疾人
残
模式
PLL
系统的核心
时钟
动力
（SCLK）
在启用
在启用
在启用
残疾人在
残疾人关
休眠工作模式，最大静态功耗
储
在休眠模式下的静态最大化节省了功耗显示
abling的电压和时钟到所述处理器内核（CCLK ）和
所有同步外设（SCLK） 。内部电压
调节器，用于使处理器能够通过写入B＃ 00至被关闭
在VR_CTL寄存器的FREQ位。这将禁用这两个CCLK
和SCLK 。此外，它设置内部电源电压
年龄（V
DDINT
）为0 V提供最低的静态功耗
耗散。内部存储的所有关键信息（内存
内容，寄存器的内容等）必须被写入到非vola-
瓷砖存储设备之前，切断电源，如果处理器的状态
被保留。因为V
DDEXT
在这种模式下仍然提供所有
的外部引脚均为三态，除非另外指明。这
允许可连接到所述处理器的其它设备
都仍然通电无图纸不必要的电流。
内部电源稳压器既可以唤醒一个实
时钟唤醒或复位管脚。
动态电源管理
在ADSP - BF531 / 2/ 3处理器提供了五种操作模式，
每一个不同的性能/功耗特性。此外，
动态功率管理提供控制功能，以
动态地改变处理器内核电源电压，还
降低功耗。时钟来实现各控制
ADSP - BF531 / 2/3处理器外设也降低了功率变
消费。看
对电源设置进行总结
每个模式。
睡眠工作模式，高动态省电
睡眠模式减少了显示动态功耗
abling时钟到所述处理器内核（CCLK ） 。 PLL和
系统时钟（SCLK） ，但是，继续在此操作
模式。通常情况下外部事件或RTC活动将唤醒
该处理器。当处于睡眠模式，唤醒的断言会
使所述处理器以感测在所述旁路位的值
PLL控制寄存器（ PLL_CTL ） 。如果旁路功能，在
处理器将切换到全速运行模式。如果旁路
启用时，处理器将切换到活动模式。
当处于睡眠模式时，系统DMA访问L1存储器是
不支持。
全速运行模式 - 最高性能
在全速运行模式下，PLL使能，且不被旁路，
提供最高运行频率的能力。这
是上电默认执行状态，其中最大的per-
formance可以实现。处理器内核和所有已启用
外设全速运行。
活动运行模式 - 中等功率节省
在主动模式下，PLL使能，但被旁路。因为
PLL被旁路，处理器的内核时钟（ CCLK ）和系
统时钟（SCLK ）的频率与输入时钟（ CLKIN）运行。在
这种模式下， CLKIN到CCLK倍频是可以改变的，
深度休眠运行模式 - 最大动态功率
储
深睡眠模式最大限度地提高动态储蓄电源
禁用时钟到处理器内核（CCLK ）和所有同步
异步的外设（ SCLK ） 。异步外设，如
第0版|
分页： 56 11 | 2004年3月
AD [ ANALOG DEVICES ]
