ADSP-BF531/ADSP-BF532
JTAG测试和仿真端口时序
和
描述JTAG端口的操作。
表29. JTAG端口时序
V
DDEXT
= 1.8 V V
DDEXT
= 2.5 V/3.3 V
MIN MAX MIN
最大
单位
20
4
4
4
5
4
10
12
20
4
4
4
5
4
10
12
ns
ns
ns
ns
ns
TCK
ns
ns
参数
时序要求
t
TCK
TCK周期
TDI ， TMS TCK安装前高
t
STAP
t
HTAP
TDI ， TMS TCK保持高后
t
时尚元素
TCK高之前系统输入设置
1
t
HSYS
TCK高后，系统保持输入
1
t
TRSTW
TRST脉冲宽度
2
（在TCK周期测量）
开关特性
t
DTDO
TDO延迟从TCK低
t
dSYS
系统的输出延迟TCK后低
3
1
0
0
系统输入= DATA15-0 ， ARDY ， TMR2-0 ， PF15-0 ， PPI_CLK ， RSCLK0-1 ， RFS0-1 ， DR0PRI ， DR0SEC ， TSCLK0-1 ， TFS0-1 ， DR1PRI ， DR1SEC ， MOSI ， MISO ， SCK ， RX ，
复位， NMI ， BMODE1-0 ， BR ， PP3-0 。
2
50 MHz最大
3
系统输出= DATA15-0 ， ADDR19-1 ， ABE1-0 ， AOE ， ARE ， AWE ， AMS3-0 ， SRAS ， SCAS ， SWE ， SCKE ， CLKOUT ， SA10 ，短信， TMR2-0 ， PF15-0 ， RSCLK0-1 ， RFS0-1 ，
TSCLK0-1 ， TFS0-1 ， DT0PRI ， DT0SEC ， DT1PRI ， DT1SEC ， MOSI ， MISO ， SCK ， TX ， BG ， BGH ， PPI3-0 。
t
TCK
TCK
t
STAP
TMS
TDI
t
HTAP
t
DTDO
TDO
t
时尚元素
系统
输入
t
HSYS
t
dSYS
系统
输出
图27. JTAG端口时序
修订版D |
第42页60 |
2006年8月
AD [ ANALOG DEVICES ]
