ADSP-BF531/ADSP-BF532
串行外设接口（SPI ）端口
- 主时序
和
描述SPI端口主操作。
表25.串行外设接口（ SPI ） - 主时序
V
DDEXT
= 1.8 V V
DDEXT
= 2.5 V/3.3 V
民
最大最小
最大
8.5
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
4t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
0
6
–1.0
+4.0
7.5
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
4t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
0
–1.0
参数
时序要求
t
SSPIDM
数据输入有效到SCK边沿（数据输入建立）
SCK采样边沿到数据输入无效
t
HSPIDM
开关特性
t
SDSCIM
SPISELx低到第一个SCK边沿（ X = 0或x = 1 ）
t
SPICHM
串行时钟高周期
t
SPICLM
串行时钟低电平时间
t
SPICLK
串行时钟周期
最后一个SCK边沿到SPISELx高（ X = 0或x = 1 ）
t
HDSM
t
SPITDM
连续传输延迟
t
DDSPIDM
SCK边沿到数据输出有效（数据输出延迟）
t
HDSPIDM
SCK边沿到数据输出无效（数据输出保持）
SPISELx
（输出）
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
6
+4.0
t
SDSCIM
SCK
（ CPOL = 0 ）
（输出）
t
SPICHM
t
SPICLM
t
SPICLK
t
HDSM
t
SPITDM
t
SPICLM
SCK
（ CPOL = 1 ）
（输出）
t
SPICHM
t
DDSPIDM
MOSI
（输出）
CPHA = 1
MISO
（输入）
最高位
t
HDSPIDM
最低位
t
SSPIDM
MSB VALID
t
HSPIDM
t
SSPIDM
LSB VALID
t
HSPIDM
t
DDSPIDM
MOSI
（输出）
CPHA = 0
最高位
t
HDSPIDM
最低位
t
SSPIDM
MISO
（输入）
MSB VALID
t
HSPIDM
LSB VALID
图22.串行外设接口（ SPI ） - 主时序
修订版D |
第37页60 |
2006年8月
AD [ ANALOG DEVICES ]
