ADSP-BF531/ADSP-BF532
“ FI NE ”调整
REQUI RES PLL序列UENCING
“CO撅起屁股”调整
上任何─佛罗里达州ÿ
引导模式。
在ADSP - BF531 / ADSP- BF532处理器有两种机制
（上市
自动加载内部L1指令
复位后记忆时。第三种模式是提供给执行
从外部存储器，绕过引导序列。
表8.引导模式。
÷ 1, 2, 4, 8
CLKIN
PLL
0.5 × 64 ×
CCLK
VCO
÷ 1〜15
SCLK
BMODE1–0
00
SCLK
≤
CCLK
SCLK
≤
133兆赫
图8.频率修改方法
01
10
11
SSEL的定义PLL输出之间的分频比
（VCO），和系统时钟。 SCLK分频值为1至
15.
显示了典型的系统时钟比率。
表6.示例系统时钟比率
例如频率比
分频比（兆赫）
VCO / SCLK
VCO
SCLK
1:1
100
100
3:1
400
133
描述
从16位外部存储器执行（绕道
引导ROM ）
从8位或16位闪存启动
从SPI主机从机模式启动
从SPI串行EEPROM引导（ 8位，16位或24位
地址范围）
复位配置寄存器的BMODE引脚，采样
在上电复位或软件初始化复位， imple-
彪以下模式：
•从16位外部存储器执行 - 执行启动
从地址0x2000 0000与16位的包装。启动
ROM时，此模式跳过。所有配置设置
为最慢的设备（ 3个周期的保持时间设置;
15个周期的R / W访问时间; 4个周期的建立） 。
•引导从8位或16位外部闪存 - 闪光灯
位于引导ROM内存空间启动程序设置
使用异步存储器Bank 0的所有配置设定
选项有用于最慢的设备（ 3个周期的保持设定
时间; 15个周期的R / W访问时间; 4个周期的建立） 。
•从SPI串行EEPROM引导（ 8位，16位或24位
寻址） - 该SPI使用PF2输出引脚选择
一个SPI EEPROM器件，连续提交读的COM
mands在地址0×00 ， 0×0000 ，并为0x000000 ，直到
有效的8位，16位或24位寻址检测EEPROM ，
并开始计时数据到L1指令的开始
记忆时。
为每个引导模式，一个10字节的首部，首先从读
外部存储设备。该头指定的次数
字节要传输和存储的目标地址。
多个内存模块可被任何引导顺序装载。
一旦被加载的所有模块，程序执行的开始
L1指令SRAM的开始。
此外，位复位配置寄存器4能够通过设置
应用程序代码期间绕过正常引导顺序
软件复位。对于这种情况下，处理器直接跳转到
开始的L1指令存储器。
信号名称
SSEL3–0
0001
0011
系统时钟的最大频率为f
SCLK
。注意
除数比率必须选择限制系统时钟频率
昆西到其最大的F
SCLK
。在SSEL值是可以改变的
动态无任何PLL锁定延时写的
适当的值到PLL分频寄存器（ PLL_DIV ） 。
内核时钟（ CCLK ）频率，也可以动态地
可通过PLL_DIV寄存器的CSEL1-0位装置改变。
支持的CCLK的分压比是1，2 ，4， 8 ，如图
这种可编程内核时钟功能是有用的
快核心频率修改。
表7.核心时钟比率
例如频率比
分频比（兆赫）
VCO / CCLK
VCO
CCLK
1:1
300
300
2:1
300
150
4:1
400
100
8:1
200
25
信号名称
CSEL1–0
00
01
10
11
指令集介绍
Blackfin处理器系列汇编语言指令集
采用代数语法设计为易于编码和
可读性。该指令已专门调整，以亲
韦迪编译为一个灵活的，高密度编码的指令集
一个非常小的存储空间。所述指令集还提供
功能齐全的多功能指令，让亲
程序员使用许多处理器核心资源在一个单一的
修订版D |
第14页60 |
2006年8月
AD [ ANALOG DEVICES ]
