ADSP-BF531/ADSP-BF532
数据和从存储器中。 UART有两个专用
DMA通道，一个用于发送，一个用于接收。这些
DMA通道具有较低的默认优先级比大多数DMA
因为它们的使用率相对较低的渠道。
波特率，串行数据格式，错误代码生成与台站
土族和中断的UART口是可编程的。
UART的可编程特性包括：
•支持的比特率范围为（F
SCLK
/ 1,048,576 ）每个位
第二至（f
SCLK
/ 16 ）比特每秒。
•支持的数据格式，从7位，每12位
框架。
•两个发送和接收操作可以被配置为
产生可屏蔽中断的处理器。
在UART端口的时钟速率的计算公式为：
f
SCLK
-
UART时钟速率
= ----------------------------------------------
16
×
UART_Divisor
其中16位UART_Divisor来自DLH寄存器
（最显著8比特）和DLL寄存器（至少显著
8比特） 。
在与通用定时器联合使用
支持自动波特率检测。
UART的功能被进一步扩展与支持
为红外数据协会（ IrDA）的串行红外物理
层连接规范（ SIR ）协议。
输入可被配置成产生硬件中断，
而输出的PFx管脚可以由软件来触发
中断。
•中断标志寄存器的敏感性 - 个标志中断
敏感寄存器用于规定每个PFx引脚是
电平还是边沿敏感，并指定，如果是边沿敏感 -
是否仅上升沿或上升沿和下降沿
信号的边缘是显著。一个寄存器选择
敏感型的，和一个寄存器选择哪个边缘
显著的边缘灵敏度。
并行外设接口
该处理器提供了一个并行外设接口（ PPI ）的
可以直接连接到并行A / D和D / A转换器，
ITU-R的601/656的视频编码器和解码器，以及其他中普通
目的外设。 PPI包括一个专用的输入时钟
针，最多3个帧同步引脚和多达16个数据
销。输入时钟支持并行数据传输速率高达一半
系统时钟速率。
在ITU-R 656模式下，PPI接收并解析数据流
的8位或10位的数据元素。芯片解码的嵌入式
前同步码的控制和同步信息是
支持。
三个不同的ITU-R 656模式支持：
•活动视频唯 - 的PPI不读取任何数据
有源视频的活动（ EAV ），并启动结束之间
视频（ SAV ）前导符号，或在存在的任何数据
垂直消隐间隔。在这种模式下，控制
字节序列不存储到存储器中;他们被过滤
由PPI 。
•垂直消隐唯一 - 的PPI仅传输垂直
消隐间隔（ VBI）的数据，以及水平消隐
在VBI行的信息和控制字节序列。
•整场 - 整个输入比特流被读入
通过PPI 。这包括有效视频，控制pream-
均衡器序列，并且可以嵌入在辅助数据
水平和垂直消隐间隔。
虽然没有明确支持， ITU -R 656的输出functional-
两者均可以通过设置在整个帧结构来实现
（包括活动视频，消隐，和控制信息）的
存储器和流数据从PPI的在一个帧同步少
模式。该处理器的2-D DMA功能，促进这一转移
通过使静态帧缓冲器（消隐和控制码）
被放置在存储器一次，并简单地更新主动
在每帧的基础上的视频信息。
的PPI的通用模式，意在适应
各种各样的数据采集和传输的应用程序。该
模式分为四大类，每一允许最多
每PPI_CLK周期的数据传输的16位：
•数据接收与内部产生帧同步
•数据接收与外部产生帧同步
•数据传输与内部产生帧同步
•数据传输与外部产生帧同步
可编程标志（的PFx ）
在ADSP - BF531 / ADSP- BF532处理器具有16个双向，
通用可编程标志（ PF15-0 ）引脚。每个亲
可编程引脚都能通过操作单独控制
旗控制，状态和中断寄存器：
•标志方向控制寄存器 - 指定的方向
每个独立的PFx引脚为输入或输出。
•标记控制和状态寄存器 - 在ADSP -BF531 /
ADSP- BF532处理器采用了“写一个修改”
机制，允许个体标志的任何组合
在单个指令来进行修改，而不会影响
任何其他标志的水平。设有四个控制寄存器。
一个寄存器被写入，以设置标志值，一个寄存器
器写入，以清除标志，一个寄存器是
写在为了切换的标志值，和一个寄存器
的顺序写入到指定的标志值。阅读旗台站
土族寄存器允许软件来询问的感
FL AGS 。
•标志中断屏蔽寄存器 - 两个标志中断屏蔽
寄存器允许每个独立的PFx引脚充当
中断到处理器。类似的两个标志控制
寄存器，用于设置和清除标志值
1标志中断屏蔽寄存器设置位使能中断
功能，而其它标志中断屏蔽寄存器清零
位来禁止中断功能。的PFx引脚定义为
修订版D |
第11页60 |
2006年8月
AD [ ANALOG DEVICES ]
