ADSP-BF531/ADSP-BF532/ADSP-BF533
串行外设接口（SPI ）端口
-slave时间
和
描述SPI端口从操作。
表27.串行外设接口（ SPI ）端口 - 从时序
V
DDEXT
= 1.8 V
V
DDEXT
= 1.8 V
LQFP / PBGA封装
MBGA封装
民
最大
民
最大
2t
SCLK
–1.5
2t
SCLK
–1.5
4t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
1.6
1.6
10
10
10
10
0
0
0
0
9
9
10
10
V
DDEXT
= 2.5 V/3.3 V
所有的包
民
最大
2t
SCLK
–1.5
2t
SCLK
–1.5
4t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
1.6
1.6
0
0
0
0
8
8
10
10
参数
时序要求
t
SPICHS
串行时钟高周期
2t
SCLK
–1.5
t
SPICLS
串行时钟低电平时间
2t
SCLK
–1.5
t
SPICLK
串行时钟周期
4t
SCLK
–1.5
2t
SCLK
–1.5
t
HDS
最后一个SCK边沿到SPISS不断言
t
SPITDS
连续传输延迟
2t
SCLK
–1.5
t
SDSCI
SPISS有效到第一个SCK边沿
2t
SCLK
–1.5
t
SSPID
数据输入有效到SCK边沿（数据输入建立） 1.6
t
HSPID
SCK采样边沿到数据输入无效
1.6
开关特性
t
DSOE
SPISS有效到数据输出活跃
0
t
DSDHI
SPISS无效到数据高阻抗
0
t
DDSPID
SCK边沿到数据输出有效（数据输出延迟）
0
t
HDSPID
SCK边沿到数据输出无效（数据输出保持） 0
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
SPISS
（输入）
t
SPICHS
SCK
（ CPOL = 0 ）
（输入）
t
SPICLS
t
SPICLK
t
HDS
t
SPITDS
t
SDSCI
SCK
（ CPOL = 1 ）
（输入）
t
SPICLS
t
SPICHS
t
DSOE
t
DDSPID
t
HDSPID
t
DDSPID
t
DSDHI
最低位
MISO
（输出）
CPHA = 1
MOSI
（输入）
最高位
t
SSPID
MSB VALID
t
HSPID
t
SSPID
t
HSPID
LSB VALID
t
DSOE
MISO
（输出）
CPHA = 0
MOSI
（输入）
t
DDSPID
最高位
最低位
t
DSDHI
t
HSPID
t
SSPID
MSB VALID
LSB VALID
图25.串行外设接口（ SPI ）端口 - 从时序
修订版E |
第38页60 |
2007年7月
AD [ ANALOG DEVICES ]
