ADSP-BF531/ADSP-BF532/ADSP-BF533
数据接收，内部时钟
DRIVE
EDGE
样品
EDGE
数据接收外部时钟
DRIVE
EDGE
样品
EDGE
t
SCLKIW
RSCLKx
RSCLKx
t
SCLKEW
t
DFSI
t
HOFSI
RFSx
t
DFSE
t
SFSI
t
HFSI
RFSx
t
HOFSE
t
SFSE
t
高场强元素
t
SDRI
DRX
t
HDRI
DRX
t
SDRE
t
HDRE
注意：无论是上升沿或RSCLKx或TSCLKx下降沿可以用作活性采样边沿。
传送数据，内部时钟
DRIVE
EDGE
样品
EDGE
传输数据，外部时钟
DRIVE
EDGE
样品
EDGE
t
SCLKIW
TSCLKx
TSCLKx
t
SCLKEW
t
DFSI
t
HOFSI
TFSx
t
DFSE
t
SFSI
t
HFSI
TFSx
t
HOFSE
t
SFSE
t
高场强元素
t
DDTI
t
HDTI
DTX
DTX
t
DDTE
t
HDTE
注意：无论是上升沿或RSCLKx或TSCLKx下降沿可以用作活性采样边沿。
图22.串行端口
表24.串行端口使能和三态
V
DDEXT
= 1.8 V
民
最大
0
10.0
−2.0
3.0
−2.0
3.0
V
DDEXT
= 2.5 V/3.3 V
民
最大
单位
0
10.0
ns
ns
ns
ns
参数
开关特性
t
DTENE
数据使能延迟从外部TSCLKx
1
t
DDTTE
数据禁用延迟从外部TSCLKx
t
DTENI
数据使能延迟从内部TSCLKx
t
DDTTI
数据禁用延迟从内部TSCLKx
1
引用驱动力。
表25.外部迟后帧同步
V
DDEXT
= 1.8 V
V
DDEXT
= 1.8 V
LQFP / PBGA封装
MBGA封装
民
最大
民
最大
10.5
0
10.0
0
V
DDEXT
= 2.5 V/3.3 V
所有的包
民
最大
10.0
参数
开关特性
t
DDTLFSE
数据延迟从逾期对外TFSx或外部RFSx
且MCE = 1， MFD = 0
1, 2
t
DTENLFS
数据下旬FS或MCE = 1 ， MFD = 0启用
1, 2
0
1
2
单位
ns
ns
MCE = 1 ， TFSx启用和TFSx有效的后续吨
DTENLFS
和T
DDTLFSE
.
如果外部RFSx / TFSx设置为RSCLKx / TSCLK x>吨
SCLKE
/ 2，则t
DD
T
TE
/
I
和T
DTENE
/
I
适用;否则吨
DDTLFSE
和T
DTENLFS
适用。
修订版E |
第35页60 |
2007年7月
AD [ ANALOG DEVICES ]
