ADSP-BF531/ADSP-BF532/ADSP-BF533
时钟和复位时序
和
描述时钟和复位操作。每
组合
CLKIN和时钟乘法器/除数不能导致核心/
表16.时钟和复位时序
参数
时序要求
t
CKIN
CLKIN周期
1, 2, 3, 4
t
CKINL
CLKIN低脉冲
t
CKINH
CLKIN高脉冲
t
WRST
断言复位脉冲宽度低
5
1
2
系统时钟超过最大限制允许的
处理器，包括提供有关的系统时钟的限制
电压。
民
25.0
10.0
10.0
11 t
CKIN
最大
100.0
单位
ns
ns
ns
ns
适用的PLL旁路模式和PLL nonbypass模式。
CLKIN频率不能在飞行中改变。
3
于CLKIN频率与PLL时钟乘法器的组合不能超过所允许的˚F
VCO
, f
CCLK
和f
SCLK
设置讨论
通过
由于PLL的默认行为是10乘以CLKIN频率的400 MHz的速度等级部位不能使用全CLKIN周期范围。
4
如果在PLL_CTL寄存器中的DF比特位被置位，则最大吨
CKIN
周期为50纳秒。
5
用于上电顺序已完成。上电时，处理器内部锁相环需要不超过2000个CLKIN周期，当复位有效，
假设稳定的电力供给和CLKIN （不包括外部时钟振荡器的启动时间） 。
t
CKIN
CLKIN
t
CKINL
RESET
t
CKINH
t
WRST
图11.时钟和复位时序
修订版E |
第25页60 |
2007年7月
AD [ ANALOG DEVICES ]
