AD9884A
引脚功能说明（续）
引脚名称
REFOUT
功能
内部基准电压
输出从内部1.25 V带隙基准。该输出用于驱动相对较轻的负载。它可以
直接驱动AD9884A参考输入，但如果它被用于驱动其他负载作为应在外部缓冲
很好。该输出的绝对精度是
±
4％，温度系数为
±
50ppm时，它是足够
对于大多数AD9884A应用。如果较高的精度要求，外部基准也可以使用。如果一个外部
最终参考使用，通过一个0.1将此引脚连接到地
µF
电容。
参考输入
参考输入接受主参考电压为所有AD9884A内部电路（ +1.25 V
±
10％）。它
可以直接由REFOUT引脚驱动。其高阻抗呈现出非常轻的负载到引用来源。
该引脚应旁路至地， 0.1
µF
电容。
外部滤波器连接
对于正确的操作，像素时钟发生器PLL需要一个外部滤波器。连接中所示的过滤
科幻gure
10这个引脚。为了获得最佳性能，减小在该节点上的噪声和寄生效应。
模拟接口
REFIN
FILT
电源
V
D
V
DD
主电源
这些引脚将电力提供给该电路的主要元件。它应该是安静和过滤成为可能。
数字输出电源供应器
大量的输出引脚（高达52）的开关以高速（高达140兆赫）产生了大量的电能供给的
瞬变（噪声） 。这些电源引脚从V分别确定
D
引脚，因此特别照顾，可采取
最小化传递到敏感的模拟电路的输出噪声。如果AD9884A的接口与低级
逻辑电压，V
DD
可被连接到一个较低的电源电压（低至2.5V）的兼容性。
时钟发生器的电源
该AD9884A的最敏感部分是时钟发生电路。这些引脚提供电源
时钟PLL ，帮助用户设计，以获得最佳性能。设计者应提供“安静， ”无噪声
权力这两个引脚。
地
接地回路对芯片的所有电路。它建议AD9884A在单个固体组装
接地平面，仔细注意接地电流路径。有关详细信息，请参阅设计指南。
PV
D
GND
–8–
版本B
AD [ ANALOG DEVICES ]
