AD9884A
引脚功能描述
引脚名称
输入
功能
模拟输入红色通道
模拟输入绿色通道
模拟输入蓝色通道
接受红色，绿色和蓝色通道图像信号，分别为高阻抗输入。该
三个信道是相同的，并且可用于任何颜色，但颜色被分配为方便参考。他们
适应输入信号范围为0.5 V至1.0 V满量程。信号应该是交流耦合到这些引脚
支持钳位操作。
水平同步输入
这个输入端接收该规定的水平定时基准并且提供频率指令的逻辑信号
ENCE的像素时钟产生。该引脚的逻辑感是由HSPOL控制。只有
领导
边缘
HSYNC的激活。当HSPOL = 0时， HSYNC的下降沿被使用。当HSPOL = 1时，上升沿
活跃的。输入包括施密特触发器的抗噪声能力，具有1.5 V的标称输入阈值
静电放电（ ESD）保护二极管将进行大量，如果这个引脚驱动超过0.5 V以上
3.3 V电源（或大于0.5 V地面以下） 。如果一个5 V信号源驱动该引脚，信号
应锁定或电流限制。
时钟发生器海岸输入（可选）
此输入可被用于使像素时钟发生器停止与HSYNC同步，并继续亲
ducing在它的当前频率和相位的时钟。处理，未产生hori-源时这是有用
宗塔尔同步脉冲在垂直间隔时。沿海信号一般不需要电脑生成的
信号。该引脚的逻辑感是由CSTPOL控制。海岸可以断言在任何时间。当不
使用时，该引脚必须接地， CSTPOL编程为1 CSTPOL默认值为1，上电时。
外部钳位输入（可选）
这个逻辑输入可被用来定义在此期间，输入信号被钳位到地的时候，建立了一个
黑色的参考。当一个黑电平信号是已知的存在于模拟输入通道应当行使
通常在图形信号的后沿周期。夹紧销通过将控制位启用
EXTCLMP为1（默认开机为0 ） 。禁用时，此引脚被忽略，夹子时间确定
在内部通过计算延迟和持续时间从HSYNC输入的后沿。该引脚的逻辑感
由CLAMPOL控制。当不使用时，该引脚必须接地， EXTCLMP编程为0 。
绿同步切片机输入（可选）
这个输入被提供，以协助处理信号具有嵌入的同步，通常是在绿色通道。该
销被连接到一个高速比较器，具有0.15 V的内部生成的阈值时连接到
直流耦合的图形信号的嵌入式同步，会产生对SOGOUT同相的数字输出
改变状态，当输入信号越过0.15 V.这通常是一个复合同步信号，同时含有
垂直和水平同步信息必须传送到水平同步信号HSYNC到之前被分离。
该SOG切片机比较继续当AD9884A放入掉电状态下运行。当不
使用时，该输入应接地。
外部时钟输入（可选）
该引脚也可以用来提供外部时钟到AD9884A中，代替从内部产生的时钟的
HSYNC 。该输入是通过编程EXTCLK启用1.当使用外部时钟时，所有其他内部
功能正常运行。当不使用时，此引脚应通过一个10 kΩ电阻接地捆绑，并
EXTCLK编程为0时，外部时钟源的时钟相位调整仍然经营。
采样时钟反转（可选）
该引脚也可以用于反转像素采样时钟，其具有移动取样相位的影响
180度。这是在支持的替代像素采样模式，其中，更高频率的输入信号（到
280 Mpps的）可以由第一采样奇数像素，然后捕捉偶数像素在随后被捕获
框架。该引脚应只在消隐间隔（通常是垂直消隐），因为它可能会产生被行使
损坏的数据的相移过程中的几个样品。不使用时CKINV应接地。
R
艾因
G
艾因
B
艾因
HSYNC
COAST
钳
SOGin
CkExt
CKINV
–6–
版本B
AD [ ANALOG DEVICES ]
