AD7891
串行接口模式功能
当该部分被配置为串行模式（MODE = 0）， 5 12的数据输入/输出线提供的串行接口的功能。
这些功能概述如下。
助记符
SCLK
TFS
RFS
描述
串行时钟输入。这是外部施加的串行时钟，它用于对串行数据加载到控制
注册并从输出寄存器访问数据。
发送帧同步脉冲。低电平有效逻辑输入与下跌后有望串行数据
这个信号的边沿。
接收帧同步脉冲。这是一个有效低逻辑输入
RFS
作为一个外部提供
闪光灯或取景脉冲从输出寄存器访问的串行数据。适用于需要该
数据被发送，并在同一时间接收到的，
RFS
和
TFS
应连接在一起。
串行数据输出。十六位的串行数据被提供与所述数据格式化位和三个
前12位转换数据的控制寄存器的地址位。串行数据是在有效
后SCLK下降沿边缘的16边
RFS
变低。输出转换数据编码是三三两两完井
换货时，控制寄存器的格式位为1，直接二进制时的中位格式
控制寄存器为0 。
串行数据输入。要装入串行数据到控制寄存器在此输入提供。第6位
串行数据被加载到控制寄存器在SCLK的第6下降沿后
TFS
变低。
在随后的SCLK边缘串行数据被忽略，而
TFS
仍然很低。
测试引脚。当该设备被配置为工作在串行模式， 2的这一直数据的针脚
输入成为测试输入。为了保证设备的正常运行，无论是测试输入应连接到
一个逻辑低电位。
数据输出
DATA IN
TEST
控制寄存器
控制寄存器为AD7891包含如下所述的6比特信息。这6个位可以被写入到控制
无论是在并行模式下的写操作，或通过串行模式写操作寄存器。所有位的默认（上电）的条件
控制寄存器为0六串行时钟脉冲必须被提供给部件，以便将数据写入到控制寄存器。如果
TFS
重
接通前6个串行时钟周期高则没有数据传输时的控制寄存器和写周期将必须是
重新开始将数据写入到控制寄存器。然而，如果该寄存器的SWCONV位预先设定为逻辑1，并且
TFS
is
前6个串行时钟周期所带来的高，然后又转换将启动。
最高位
A2
A1
A0
SWCONV
SWSTBY
格式
A2
A1
A0
地址输入。这个输入是最显著地址输入多路转换器的信道选择。
地址输入。这是第二个最显著地址输入端多路转换器的信道选择。
地址输入。最显著的地址输入多路复用器信道选择。当地址被写入到
控制寄存器，内部脉冲被启动，以允许所述多路转换器的建立时间和采样/保持采集
在采样/保持前化时间进入保持状态，转换开始。当内部脉冲超时，则
跟踪/保持器进入保持状态，转换开始。所选择的信道是由下式给出：
A2
×
4 +
A1
×
2 +
A0
+ 1
转换开始。写1到这个位开始以类似的方式向一个转换
CONVST
输入。 CON-
连续的转换开始不发生时，有一个1在这个位置。内部脉冲和转换
锡安过程中，当1写入该位启动。有1该位，硬件转换开始，也就是说，
该
CONVST
输入被禁用。写0到该位可以使硬件
CONVST
输入。
待机模式输入。写1到该位将器件置于待机或掉电模式。写一个0到
此位将器件置于正常工作模式。
数据格式。写0到该位设置转换数据输出格式为直（天然）的二进制文件。这
数据格式通常被用于单极输入范围。写1到该位设置转换数据输出
格式为二进制补码。这个输出数据格式一般用于双极性输入范围。
SWCONV
SWSTBY
格式
REV 。一
–9–
AD [ ANALOG DEVICES ]
