AD7891
转换器的详细
接口信息
该AD7891是一款8通道，高速， 12位数据一次采集
习得系统。它提供了信号缩放用户，多
多路复用器，采样/保持，参考A / D转换器和高速
并行和串行接口的逻辑功能在单芯片上。该
在AD7891-1信号调理允许部分接受
模拟输入范围
±
5 V或
±10
V从操作时
单电源供电。在AD7891-2的输入电路允许
部分处理为0 V输入信号范围为+2.5 V， 0 V至+5 V
和
±
2.5 V时再次从+5 V单电源供电。
该部分要求，可提供+ 2.5V基准
从零件自身的内部参考值或从一个外部基准
ENCE来源。
转换是通过脉冲启动对AD7891任
CONVST
输入或通过写逻辑1的SWCONV位
控制寄存器。当使用硬件
CONVST
输入，
片上采样/保持推移从轨道到保持模式和
转换序列开始的上升沿
CONVST
信号。当启动一个软件转换启动，内部
产生脉冲时它延迟了跟踪/保持采集点
和转换启动顺序，直到脉冲超时。
该内部脉冲启动（从低到高）只要
在写AD7891控制寄存器发生以1中
在SWCONV位。然后它开始放电和采样/保持
不能进入保持状态，转换无法启动，直到
脉冲信号变为低电平。
的转换时钟的一部分内部产生和
转换时间为AD7891是1.6
µs
从上升沿
硬件
CONVST
信号。该跟踪/保持捕获时间
对于AD7891-1是600纳秒，而跟踪/保持捕获时间
对于AD7891-2是400纳秒。为了获得最佳性能
从部分，所述数据读取期间，不应该发生的操作
转换或在100 ns的下一个转换之前。
这允许AD7891-1以吞吐量达操作
454.5 kSPS时和AD7891-2的吞吐速率最高可达
500 kSPS时在并行模式下，实现数据表specifi-
阳离子。在串行模式中，可达到的最大吞吐量
放率都AD7891-1和AD7891-2的是357 kSPS时
（假设一个20MHz的串行时钟） 。
所有未使用的模拟输入应连接到内部的电压
标称的模拟输入范围，以避免噪声干扰。对于迷你
妈妈功耗，未使用的模拟输入端应该是
绑AGND 。
该AD7891提供两种接口选择，一个12位并行
接口和一个高速串行接口。所需要的接口
面部模式通过MODE引脚选择。这两个接口
模式都在下面的章节中讨论。
并行接口模式
并行接口模式通过搭售的方式
输入到逻辑高。图2示出的时序例示
在AD7891的并行模式对所述操作顺序
硬件转换开始。多路转换器的地址被写入到
上的上升沿， AD7891
WR
输入。片上
跟踪/保持器进入保持模式上的上升沿
CONVST
并且也开始在这一点上的转换。当转换
完成后，转换线的端部（平）脉冲从低到
表明，新的数据是在AD7891的输出寄存器可用
之三。这
EOC
线可以被用来驱动一个边沿触发间
中断微处理器。
CS
和
RD
变低访问
12位转换结果。在系统中，其中的一部分被接口
到一个门阵列或ASIC，该
EOC
脉冲可以被施加到
CS
和
RD
输入到锁存数据从AD7891并进入
门阵列或ASIC 。这意味着，在门阵列或ASIC不
不需要任何转换状态识别逻辑，它也消除
止数据的门阵列或专用集成电路中所需要的逻辑，以产生
读出信号的AD7891 。
CONVST
(I)
t
6
EOC
(O)
t
7
t
CONV
CS
(O)
t
1
t
2
WR
(I)
t
5
t
1
t
8
t
5
RD
(I)
t
3
t
4
有效数据
产量
t
9
有效数据
产量
t
10
DB0 - DB11
（ I / O）
记
我 - 输入
O =输出
图2.并行模式时序图
–10–
REV 。一
AD [ ANALOG DEVICES ]
