AD7891
串行接口模式
串行接口模式通过搭售的方式输入
到逻辑低。的在这种情况下， 5的数据/控制输入
并行模式假设串行接口功能。
在AD7891的串行接口与一个五线接口
读写功能，具有数据正在从输出读
通过DATA OUT线寄存器和数据被写入到
通过在数据线上的数据控制寄存器。该器件在一个
奴隶或外部时钟模式，需要一个外部AP-
合股串行时钟SCLK输入到从所述接入数据
数据寄存器或数据写入到控制寄存器。有
为读（ RFS ），并写入单独的帧信号（ TFS ）
操作。对AD7891的串行接口的设计
使器件进行接口，以提供一个串行系统
时钟同步的串行数据，如80C51 ，
87C51 ， 68HC11和68HC05和大多数数字信号处理器。
当使用串行模式中，数据线的AD7891 DB11-
DB10应该连接到逻辑低，且
CS ， WR
和
RD
输入要连接到逻辑高电平。销DB4 - DB0可绑
要么逻辑高或逻辑低，但绝不能悬空为
这种情况可能会导致AD7891吸取大量
的电流。
读操作
保持较低的数据传输操作的持续时间。六
数据的十几岁的比特以串行方式与数据传输
格式化位第一，接着在三个地址位
控制寄存器，后面是12位的转换结果开始
同的MSB。串行数据时钟输出设备上
个SCLK上升沿，并在SCLK的下降沿有效。
在读操作结束时，数据输出线是三
由在任的SCLK或上升沿表示
RFS
输入，而─
先出现。
写操作
图4示出了写操作的控制寄存器
AD7891 。该
TFS
输入端变为低电平，以指示部分，一个
串行写入将要发生。 AD7891的控制寄存器
仅需要6个位的数据。这些都在上半年装
串行时钟的与所有随后的时钟数据的时钟周期
周期被忽略。串行数据被写入到AD7891
必须在SCLK的下降沿有效。
简化串行接口
图3示出了时序图，用于从AD7891读
在串行模式。
RFS
变为低电平，从AD7891访问数据。
串行时钟输入端不必是连续的。串行
数据可以在若干个字节的访问。不过，
RFS
必须
RFS
(I)
到的互连线的数量减少到在AD7891
在串行模式中，用户可以连接
RFS
和
TFS
的线
AD7891一起阅读，并从部分simulta-写
neously 。在这种情况下，新的控制寄存器中的数据线选择
输入通道，并提供了一个转换启动命令应
可以设置在中线上的数据，而部分提供
从刚刚完成的数据输出，并将转换结果
线。
t
11
SCLK （I）的
t
13
t
14
t
15
A2
A1
A0
DB11
t
17
t
18
t
18A
DB0
3-STATE
t
12
DATA OUT （ O）
格式
记
I =输入
O =输出
t
16
DB10
图3.串行模式读操作
TFS
(I)
t
19
SCLK （I）的
t
22
t
21
t
20
DATA IN （I）的
记
I =输入
A0
A1
A0
CONV
STBY
格式
不
CARE
不
CARE
图4.串行模式写操作
REV 。一
–11–
AD [ ANALOG DEVICES ]
