AD7840
引脚功能说明
DIP
针
号
1
针
助记符
CS /串
功能
片选/串行输入。与正常的逻辑电平驱动，它是一种用于有效低逻辑输入
与联
WR
加载并行数据输出到输入锁存器。对于应用
CS
是perma-
nently低时， R，C所需的正确电（见
LDAC
输入）。如果输入连接到V
SS
，并且定义
罚款的AD7840串行工作模式。
写/帧同步输入。在该并行数据模式，它是用来结合
CS
加载
并行数据。在操作的串行模式下，此引脚用作帧同步脉冲SE-
此信号的下降沿后预计里亚尔的数据。
数据位13 （ MSB ） /串行数据。当选择并行数据，该引脚为D13的输入。在串行模式下，
SDATA是串行数据输入端，用于与
SYNC
和SCLK为串行传输数据
到AD7840的输入锁存器。
数据位12 /串行时钟。当选择并行数据，该引脚为D12的输入。在串行模式中，它是
串行时钟输入端。串行数据位被锁存在SCLK时的下降沿
SYNC
是低的。
数据位11 /数据格式。当选择并行数据，该引脚为D11的输入。在串行模式下，逻辑
1在此输入指示MSB为串行数据流中的第一个有效位。逻辑0表示
该LSB为第一个有效位（见表I） 。
数据位10 /数据对齐。当选择并行数据，该引脚为D10的输入。在串行模式下，
此输入控制串行数据对齐（见表I） 。
数据位9位数据5.并行数据输入。
数字地。数字电路的接地参考。
数据位4数据位1，并行数据输入。
数据位0 （LSB）。并行数据输入。
正电源， + 5V
±
5%.
模拟地。对于DAC ，参考和输出缓冲放大器的参考地。
模拟量输出电压。这是缓冲放大器的输出电压。双极性输出范围（ ± 3 V与REF
IN = + 3V ） 。
负电源电压， -5 V
±
5%.
参考电压输出。内部3 V模拟参考此引脚提供。要操作
AD7840具有内部参考， REF OUT应该连接到REF IN 。外部负载能力
参考的是500
µA.
参考电压输入。该基准电压DAC应用到该引脚。它在内部进行缓冲
之前被施加到DAC 。标称基准电压为AD7840的正确操作是
3 V.
加载DAC 。逻辑输入。新字从输入加载到DAC锁存器锁存的落下
这个信号的上升沿（参见接口逻辑信息部分） 。的AD7840应加电用
LDAC
高。对于应用
LDAC
被永久低，一个R，C需要正确的电
（参见图19）。
表一，串行数据模式
2
WR / SYNC
3
D13/SDATA
4
5
D12/SCLK
D11/FORMAT
6
7–11
12
13–16
17
18
19
20
21
22
D10/JUSTIFY
D9–D5
DGND
D4–D1
D0
V
DD
AGND
V
OUT
V
SS
REF OUT
23
在REF
24
LDAC
–4–
版本B
AD [ ANALOG DEVICES ]
