AD7840
AD7840-68000接口
在AD7840和68000 microproces-之间的接口
感器是如图19所示。在该界面的例子，该
LDAC
输入硬连线低。其结果是DAC锁存和模拟
输出被更新了的上升沿
WR 。
单招
指令，因此，装入输入锁存器，并更新输出。
MOVE.W D0 ， $ DAC
D0 = 68000 D0注册
DAC = AD7840地址
低，因此，DAC的更新锁存器和模拟输出取
放置在SCLK的第十六下降沿（带
SYNC
低） 。
在AD7840的格式引脚必须连接至+5 V和
在JUSTIFY引脚连接到DGND这个接口来操作
正确。
图19. AD7840 - MC68000并行接口
串行接口技术
图20.完整的DAC / ADC的串行接口
图20 〜图23表示配置串行接口的AD7840
与面对
CS
输入硬连线到-5 V的并行总线
与AD7840在串行通信期间不被激活。
AD7840 - ADSP -2101 / ADSP -2102串行接口
图20显示了AD7840和之间的串行接口的
ADSP - 2101 / ADSP- 2102 DSP处理器。还包括在
接口是AD7870 ， 12位A / D转换器。接口
例如，这是适合于调制解调器和其它应用哪个
有一个DAC和在用串行通信的ADC
微处理器。
该接口使用刚刚的两个串行端口之一
ADSP - 2101 / ADSP- 2102 。转换的开始
AD7870以固定的采样率（例如， 9.6千赫），其被设置
由定时器或时钟恢复电路。虽然通信
采用ADC和ADSP -2101 / ADSP -2102的地方，
在AD7870
SSTRB
线是低的。这
SSTRB
线是用来
提供的帧同步脉冲为AD7840
SYNC
和ADSP - 2101 / ADSP- 2102 TFS线。这意味着它们的COM
处理器和AD7840之间通信只能
发生而AD7870与处理器进行通信。
这种布置是可取的，如调制解调器，其中系统
DAC和ADC的沟通应该是同步的。
为AD7840的SCLK使用AD7870的SCLK和
ADSP - 2101 / ADSP- 2102 SCLK意味着只有一个串口
所述处理器的使用。为AD7870必须串行时钟
对于此接口的正确操作的连续时钟进行设置。
从ADSP- 2101 / ADSP- 2102的数据是在下降的有效
SCLK的边缘。该
LDAC
在AD7840的输入为永久
AD7840 - DSP56000串行接口
在AD7840与DSP56000之间的串行接口
在图21中示出的DSP56000设置为正常的
模式同步操作与门控时钟。它还设置了
用于与SCK和SC2的一个16位字作为输出和FSL
控制位设置为0， SCK是在内部产生
DSP56000和施加于AD7840 SCLK输入。从数据
该DSP56000是在SCK的下降沿有效。在SC2
输出提供成帧脉冲的有效数据。此行必须
被施加到之前被反转
SYNC
的输入
AD7840.
该
LDAC
在AD7840的输入端被连接到DGND所以
的DAC锁存器更新发生在十六下落
SCLK的边缘。与之前的界面， FORMAT
在AD7840的引脚必须连接至+5 V和JUSTIFY销
绑DGND 。
图21. AD7840 - DSP56000串行接口
版本B
–11–
AD [ ANALOG DEVICES ]
