AD7840
AD7840 - TMS32020串行接口
图22显示了AD7840和之间的串行接口的
TMS32020 DSP处理器。在这个界面中， CLKX和
从时钟/定时器产生的TMS32020的FSX引脚
电路。同一个时钟/定时器电路产生的
LDAC
在AD7840的信号进行同步的输出的更新
与串行传输。该TMS32020的FSX引脚
必须配置为输入。
从TMS32020数据在CLKX的下降沿有效。
再次， AD7840的FORMAT引脚必须连接到
+ 5V ，而JUSTIFY引脚必须连接到DGND 。
应用AD7840
良好的印刷电路板布局与整体一样重要
电路设计本身在实现高速转换器perfor-
曼斯。在AD7840工作在366的LSB大小
µV.
There-
前，设计人员必须自觉减少在这两个噪声
转换器本身及周边电路。开关
模式电源，不建议作为开关
尖峰可以通过馈送到片上放大器。其他原因引起的
令人关注的是接地环路和MI-数字馈通
croprocessors 。这些都是影响任何高性因素
formance转换器，以及一个适当的印刷电路板布局，最大限度地减少
这些效果是最佳性能的关键。
布局HINTS
确保该印刷电路板的布局具有digi-
TAL和模拟线路分开，尽可能。照顾自己
不运行任何数字轨道旁边的模拟信号的轨道。酯酶
tablish单点模拟地（星型接地）从分离
该逻辑系统地。将星型接亲如POS-
sible到AD7840如图24连接所有的模拟
理由这颗恒星地上，还连接AD7840
DGND引脚，以这个理由。不要连接任何其他数字
理由这个模拟接地点。
图22. AD7840 - TMS32020串行接口
AD7840 - NEC7720串行接口
在AD7840和NEC7720之间的串行接口
在图23中所示的串行时钟之前，必须倒
正因为数据从应用到AD7840 SCLK输入
该处理器是在SCK的上升沿有效。
该NEC7720被编程为在最低位为第一位
串行数据流。因此， AD7840设置为与所述
FORMAT引脚连接到DGND和JUSTIFY引脚连接到+5 V.
图24.电源接地实践
低阻抗的模拟和数字电源常见的重
匝数是必不可少的高性能，低噪音运转
转换器。因此，箔片的宽度为这些轨迹应该
保持尽可能的宽。使用地平面的最小化
阻抗路径，并同时扼守从digi-模拟电路
TAL的噪音。图27及电路布局28有两个
这是保持分离模拟和数字地平面和
只有在加入星地靠近AD7840 。
噪音
保持在V信号引线
OUT
信号并将该信号返回
导致AGND尽可能短，以减少噪声耦合。
在应用中，这是不可能的，使用屏蔽电缆
DAC的输出和它的目的地之间。减少
接地电路阻抗尽可能地自任何电位
之间的DAC和目的地的理由TiAl基差
设备显示为串联的误差电压与DAC的输出。
图23. AD7840 - NEC7720串行接口
–12–
版本B
AD [ ANALOG DEVICES ]
