AD7705/AD7706
参数
逻辑输出（包括MCLK OUT ）
V
OL
，输出低电压
V
OL
，输出低电压
V
OH
，输出电压高
V
OH
，输出电压高
浮态泄漏电流
浮态输出电容
13
数据输出编码
系统校准
正满量程校准极限
14
负满量程校准极限
14
偏移校准限制
14
输入范围
15
电源要求
V
DD
电压
电源电流
16
B版本
1
0.4
0.4
4
V
DD
–0.6
±
10
9
二进制
偏移二进制码
(1.05
×
V
REF
） / GAIN
–(1.05
×
V
REF
） / GAIN
–(1.05
×
V
REF
） / GAIN
(0.8
×
V
REF
） / GAIN
(2.1
×
V
REF
） / GAIN
+2.7 +3.3至
单位
V最大
V最大
V分钟
V分钟
µA
最大
pF的典型值
条件/评论
I
SINK
= 800
µA
除MCLK OUT 。
12
V
DD
= 5 V.
I
SINK
= 100
µA
除MCLK OUT 。
12
V
DD
= 3 V.
I
来源
= 200
µA
除MCLK OUT 。
12
V
DD
= 5 V.
I
来源
= 100
µA
除MCLK OUT 。
12
V
DD
= 3 V.
单极性模式
双极性模式
V最大
V最大
V最大
V分钟
V最大
V MIN到V最大
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
GAIN为选定的PGA增益（ 1至128 ）
对于指定的性能
数字I / PS = 0 V或V
DD
。外部MCLK IN和
CLK DIS = 1
BUF位= 0。 ˚F
CLKIN
= 1兆赫。 1到128的收益
BUF位= 1 ˚F
CLKIN
= 1兆赫。 1到128的收益
BUF位= 0。 ˚F
CLKIN
= 2.4576兆赫。的1至4个增益
BUF位= 0。 ˚F
CLKIN
= 2.4576兆赫。为8〜 128的收益
BUF位= 1 ˚F
CLKIN
= 2.4576兆赫。的1至4个增益
BUF位= 1 ˚F
CLKIN
= 2.4576兆赫。为8〜 128的收益
对于指定的性能
数字I / PS = 0 V或V
DD
。外部MCLK IN和
CLK DIS = 1 。
BUF位= 0。 ˚F
CLKIN
= 1兆赫。 1到128的收益
BUF位= 1 ˚F
CLKIN
= 1兆赫。 1到128的收益
BUF位= 0。 ˚F
CLKIN
= 2.4576兆赫。的1至4个增益
BUF位= 0。 ˚F
CLKIN
= 2.4576兆赫。为8〜 128的收益
BUF位= 1 ˚F
CLKIN
= 2.4576兆赫。的1至4个增益
BUF位= 1 ˚F
CLKIN
= 2.4576兆赫。为8〜 128的收益
外部MCLK IN = 0 V或V
DD
. V
DD
= 5 V见图9
外部MCLK IN = 0 V或V
DD
. V
DD
= 3 V
V
DD
电压
电源电流
16
0.32
0.6
0.4
0.6
0.7
1.1
4.75至5.25
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
V MIN到V最大
待机（电源关闭）电流
17
电源抑制
18
0.45
0.7
0.6
0.85
0.9
1.3
16
8
见注19
最大mA
最大mA
最大mA
最大mA
最大mA
最大mA
µA
最大
µA
最大
dB典型值
笔记
1
温度范围如下： B版本， -40 ° C至+ 85°C 。
2
这些数字是从定性或者设计产品初始发布成立。
3
校准是一个有效的转换，这些错误将转换噪声的表一和表三所示的顺序。这适用于校准后
温度的兴趣。
4
校准在任何温度下会删除这些漂移误差。
5
正满量程误差包括零刻度误差（单极性偏移误差或双极性零误差），并适用于单极性和双极性输入范围。
6
满量程漂移包括零刻度漂移（单极性偏移漂移或双极性零漂移），并适用于单极性和双极性输入范围。
7
增益误差不包括零刻度误差。它的计算公式为满量程误差为单极性单极性范围和满量程误差双极零误差，失调误差
双极性范围。
8
增益误差漂移不包括单极性失调漂移/双极性零点漂移。这实际上是一部分的漂移，如果零刻度校准只进行。
9
这种共模电压范围内是允许的，前提是关于模拟输入的输入电压不更积极比V
DD
+ 30 mV或去比负
GND - 30毫伏。部件的功能与电压下降到GND - 200毫伏，但在高温下的漏电。
10
上AIN（+ ）的模拟输入电压范围这里给出关于对AIN的电压（ - ）上的AD7705并给出相对于对所述公共输入
AD7706 。在模拟输入端的电压绝对不应该去比V更积极
DD
+ 30毫伏，或者去更负比GND - 30 mV的为特定性能，输入
GND的电压 - 200毫伏可以被容纳，但在高温下增加的泄漏。
11
V
REF
= REF IN （ + ） - REF IN （ - ） 。
12
这些逻辑输出电平适用于输出，只有当它被装入一个CMOS负载的MCLK 。
13
在+ 25 ° C样品测试，以确保合规性。
14
校准后，如果模拟输入超过正满量程时，转换器将输出全1 。如果模拟输入电压低于负满量程时，器件将输出全0 。
15
这些校准和量程限制适用于所提供的绝对电压模拟量输入不超过V
DD
+ 30 mV或走得更负比GND - 30毫伏。偏移
校准限制既适用于单极零点和双极零点。
16
使用时在MCLK引脚的时钟源设备晶体或陶瓷谐振器时， V
DD
电流和功耗会因晶体发生变化或
谐振器类型（见时钟和振荡器电路部分） 。
17
如果外部主时钟继续在待机模式下运行，待机电流增加至150
µA
一般在5 V和75
µA
在3 V.当使用晶体或陶瓷
在MCLK引脚作为时钟源设备谐振器中，内部振荡器继续在待机模式下运行，而功耗取决于晶体
或谐振器类型（见待机模式部分） 。
18
测量直流和适用于所选择的通带。 PSRR在50赫兹将超过120分贝25赫兹或50赫兹的滤波器陷波。 PSRR在60赫兹将超过120分贝过滤器
20 Hz或60 Hz的陷波。
19
PS
RR取决于增益和V
DD
.
收益
V
DD
= 3 V
V
DD
= 5 V
1
86
90
2
78
78
4
85
84
8–128
93
91
特定网络阳离子如有更改，恕不另行通知。
REV 。一
–3–
AD [ ANALOG DEVICES ]
