AD7705/AD7706
表II中。峰 - 峰值分辨率与增益和输出更新速率@ 5 V
首先筛选
Notch和O / P的-3 dB
数据速率
频率
MCLK IN = 2.4576兆赫
50赫兹
13.1赫兹
60赫兹
15.72赫兹
250赫兹
65.5赫兹
500赫兹
131赫兹
MCLK IN = 1兆赫
20赫兹
5.24赫兹
25赫兹
6.55赫兹
100赫兹
26.2赫兹
200赫兹
52.4赫兹
典型的峰 - 峰值分辨率位
增益
增益
增益
增益
4
8
16
32
16
16
13
10
16
16
13
10
16
16
13
10
16
16
13
10
16
15
13
10
16
15
13
10
16
14
13
10
16
14
13
10
增益
1
16
16
13
10
16
16
13
10
增益
2
16
16
13
10
16
16
13
10
增益
64
15
14
12
10
15
14
12
10
增益
128
14
13
12
10
14
13
12
10
输出噪声（3V操作）
表三显示了AD7705 / AD7706的输出均方根噪声为可选择的缺口为-3 dB频率的部分，如选择
FS0和时钟寄存器FS1 。给出的数字是带V的双极性输入范围
REF
的1.225 V和V
DD
= 3 V.
这些数字是典型的并在0 V的模拟输入电压与部分中任一缓冲的或无缓冲的用于产生
模式。表Ⅱ中同时示出了输出
峰 - 峰值
噪声为可选择的槽口和-3 dB的频率的部分。
这是im-
portant要注意，这些数字表示的分辨率的量就没有码闪烁。他们不计算基于RMS噪声，但
上峰峰值噪声。
鉴于对于双极性输入的数字范围一起一伏
REF
的1.225 V和任何缓冲或无缓冲
模式。这些数字是典型的，并舍入到最接近的LSB 。这些数字适用于时钟雷吉斯的CLK DIV位
器设置为0 。
表Ⅲ。输出RMS噪声与增益和输出更新速率，3 V
首先筛选
Notch和O / P的-3 dB
数据速率
频率
MCLK IN = 2.4576兆赫
50赫兹
13.1赫兹
60赫兹
15.72赫兹
250赫兹
65.5赫兹
500赫兹
131赫兹
MCLK IN = 1兆赫
20赫兹
5.24赫兹
25赫兹
6.55赫兹
100赫兹
26.2赫兹
200赫兹
52.4赫兹
典型输出RMS噪声V
增益
增益
增益
4
8
16
1.5
1.7
14
65
1.5
1.7
14
65
1.3
1.5
9.9
41
1.3
1.5
9.9
41
1.1
1.2
5.1
22
1.1
1.2
5.1
22
增益
1
3.8
5.1
50
270
3.8
5.1
50
270
增益
2
2.4
2.9
25
135
2.4
2.9
25
135
增益
32
1.0
1.0
2.6
9.7
1.0
1.0
2.6
9.7
增益
64
0.9
0.9
2.3
5.1
0.9
0.9
2.3
5.1
增益
128
0.9
0.9
2.0
3.3
0.9
0.9
2.0
3.3
表Ⅳ中。峰 - 峰值分辨率与增益和输出更新速率，3 V
Fi
首先滤波器
Notch和O / P的-3 dB
数据速率
频率
增益
1
16
16
13
10
16
16
13
10
增益
2
16
16
13
10
16
16
13
10
典型的峰 - 峰值分辨率的位
增益
增益
增益
增益
4
8
16
32
15
15
13
10
15
15
13
10
15
14
13
10
15
14
13
10
14
14
12
10
14
14
12
10
13
13
12
10
13
13
12
10
增益
64
13
13
11
10
13
13
11
10
增益
128
12
12
11
10
12
12
11
10
M
CLK IN = 2.4576兆赫
50赫兹
13.1赫兹
60赫兹
15.72赫兹
250赫兹
65.5赫兹
500赫兹
131赫兹
MCLK IN = 1兆赫
20赫兹
5.24赫兹
25赫兹
6.55赫兹
100赫兹
26.2赫兹
200赫兹
52.4赫兹
–8–
REV 。一
AD [ ANALOG DEVICES ]
