AD1854
CLATCH
>130ns
CCLK
CDATA
20
40
60
80
100
时间 - NS
120
140
160
180
图6. SPI端口连续CCLK模式
CLATCH
CCLK
CDATA
200
400
600
800
1000
时间 - NS
1200
1400
1600
1800
图7. SPI端口突发模式
突发模式
输出驱动器，缓冲和加载
与SPI CCLK频率运行在高达12.288 MHz时，
SPI端口可以在突发模式操作。这意味着，当
CLATCH高， CCLK不能是HI，如图7 。
MUTE（静音）
的AD1854模拟输出级能够驱动一个1 k （在
系列2 NF）的负载。
掉电复位
的AD1854提供屏蔽模拟输出的两种方法。
通过断言静音（引脚23）的信号HI，左侧和
右声道处于静音状态。作为替代，用户可以断言
在串行控制寄存器中的静音位（数据11 ）， HI 。该
AD1854的设计是为了尽量减少持久性有机污染物和点击时
静音和取消静音装置。
平滑的音量控制与自动斜坡上/下
在AD1854采用ADI公司的1024步“平滑的音量
控制“自动斜坡上升/下降。按L / RCLK循环一次，
AD1854比较当前的音量寄存器的数量
等级要求注册数据9 ： 0 。如果不同，音量调节
一步到位/样品。因此，从最大变化到最小音量
需要1024个样本或约20毫秒，如图8 。
该AD1854提供两种方法来关闭电源和复位。
当
PD / RST
输入端（引脚24 ）置LO时， AD1854
被复位。作为一个替代方案中，用户可将软加电
下位（数据13 ）， HI 。所有的AD1854数字寄存器
发动机（串行数据端口，内插滤波器和调制器）是
归零。这两个8位寄存器中的串行控制端口是
初始化恢复其默认值。用户应等待
100毫秒后，将
PD / RST
HI利用串行数据之前
输入端口和串行控制输入。该AD1854设计
尽量减少持久性有机污染物和点击进入和退出上电时，
关闭状态。
去加重
0
卷请求注册
LEVEL - 分贝
该AD1854提供数字去重，支持50
µs/15 µs
数字去重拟“红皮书” 44.1 kHz采样
播放频率从光盘。在AD1854报价
去加重的通过断言DEEMP输入控制端（引脚9）
HI或通过断言去加重寄存器位（数据12）的HI 。
在AD1854的去强调的是44.1 kHz的优化，但将
扩展到其他样本频率。
控制信号的
–60
0
实际体积注册
–60
时间
该IDPM0 ， IDPM1和DEEMP控制输入通常是
连接HI或LO建立的工作状态
AD1854 。它们可以被动态地改变（和异步
为L / RCLK和主时钟），只要它们是稳定
之前的网络连接第一个串行数据输入比特（即MSB）呈现给
在AD1854 。
20ms
图8.平滑的音量控制
–8–
REV 。一
AD [ ANALOG DEVICES ]
