AD1854
L / RCLK
输入
左声道
右声道
BCLK
输入
SDATA
输入
最高位
MSB - 1 MSB - 2
LSB+2
LSB+1
最低位
最高位
MSB - 1 MSB - 2
LSB+2
LSB+1
最低位
最高位
MSB–1
图3.左对齐模式
L / RCLK
输入
左声道
右声道
BCLK
输入
SDATA
输入
最低位
最高位
MSB–1
MSB–2
LSB+2
LSB+1
最低位
最高位
MSB–1
MSB–2
LSB+2
LSB+1
最低位
最高位
MSB–1
图4. 32
×
F
S
包装方式
t
CCP
CDATA
D15
t
CHD
D14
D0
CCLK
t
CCH
t
CCL
t
CSU
t
CLL
t
CLH
CLATCH
图5.串行控制端口时序
串行控制端口
在AD1854串行控制端口是SPI兼容。 SPI（串行
外设接口）是一个行业标准的串口协议。
只写串行控制端口提供给用户的接入：选择
输入模式，软关断控制，软去加重，通道 -
特定网络Ç衰减和静音（两个通道同时） 。该
AD1854串行控制端口包括三个信号，控制
时钟CCLK （引脚4 ） ，控制数据CDATA （引脚5 ） ，和控制
锁存CLATCH （引脚3 ） 。控制数据的输入必须是有效的
在控制时钟的上升沿，并且控制时钟必须做出
低到高的跃迁时，有有效数据。控制锁存器
必须做一个LO至HI过渡LSB已经主频后
入AD1854 ，而对照时钟是不活动的。时机
这些信号之间的关系示于图5中的控制
位中被指定为表IV中。
表Ⅲ。数字定时
串行控制端口是面向字节。该数据是MSB科幻RST ，
并且是无符号的。有一个控制寄存器，用于左侧
通道或右通道，作为区分由位数据10 。
对于上电和复位后，默认设置为：数据11
静音控制位，复位默认状态是LO ，这是正常的
（ nonmuted ）设置。数据10为LO时，第9卷，通过
音量控制0位具有11 1111 1111重置默认值，
这是0.0分贝（即满量程，无衰减）的衰减。
这些复位默认值的目的是为了使AD1854应用
系统蒸发散而不需要使用串行控制口。对于那些
不使用串行控制端口谁的用户，它仍然是可能的
通过使用MUTE （引脚23 ）信号静音AD1854的输出。
注意，串行控制端口定时是异步的
串行数据端口定时。衰减器级别的更改
将被更新，在L / RCLK的之后的下一个边缘
CLATCH写脉冲，如图8 。
SPI端口可在两种模式下使用，突发模式，
或连续的CCLK的模式，如下所述。
连续CCLK模式
民
t
CCH
t
CCL
t
CCP
t
CSU
t
CHD
t
CLL
t
CLH
CCLK HI脉宽
CCLK LO脉宽
CCLK周期
CDATA建立时间
CDATA保持时间
CLATCH LO脉宽
CLATCH HI脉宽
40 （突发模式）
40 （突发模式）
80 （突发模式）
10
10
10
130 （突发模式）
单位
ns
ns
ns
ns
ns
ns
ns
在这种模式下，最大CCLK的频率为3兆赫。该
CCLK可交易的连续运行。请注意
这方面的LO至HI的CLATCH过渡
CCLK的上升沿必须至少为130毫微秒，如图
图6 。
表Ⅳ中。串行控制位定义
最高位
数据15数据14数据13数据12
IDPM1
输入
Mode1
SELECT
IDPM0
输入
Mode0
SELECT
软
电源 -
下
最低位
数据0
数据11
数据10数据9
数据8
数据7
数据6
卷
控制
数据
资料5
卷
控制
数据
数据4
卷
控制
数据
数据3
卷
控制
数据
数据2
卷
控制
数据
数据1
软
1/Mute
1/Right
DE-
0 /正常0 /左
强调（ Nonmute ）
卷卷卷
控制控制控制
数据
数据
数据
卷卷
控制控制
数据
数据
REV 。一
–7–
AD [ ANALOG DEVICES ]
