VG36256401A
VG36256801A
Preliminary
VG36256161A
CMOS Synchronous Dynamic RAM
VIS
Pin Configuration
VG36256161 X 16
VG36256801 X 8
VG36256401 X 4
V
V
DD
V
V
DD
V
DD
SS
V
SS
54
SS
1
2
DQ0
V
DQ0
V
NC
V
NC
53
52
DQ7
V
DQ15
V
DDQ
DDQ
DDQ
3
4
5
6
V
SSQ
SSQ
SSQ
NC
DQ1
DQ2
NC
51
50
49
48
47
46
NC
DQ6
VDDQ
NC
DQ14
DQ13
VDDQ
DQ12
DQ11
DQ0
VSSQ
DQ1
VSSQ
DQ3
VDDQ
NC
VSSQ
NC
DQ3
DQ4
NC
NC
NC
7
8
DQ2
DQ5
NC
V
V
V
DDQ
DDQ
DDQ
9
V
VSSQ
NC
V
SSQ
SSQ
DQ5
DQ6
NC
NC
45
44
43
42
41
10
11
12
13
NC
DQ10
DQ3
V
DQ1
DQ2
DQ4
DQ9
V
SSQ
V
SSQ
V
SSQ
V
VDDQ
DDQ
DDQ
DQ7
NC
NC
NC
NC
DQ8
V
V
DD
V
14
15
DD
V
V
DD
V
SS
SS
SS
LDQM
NC
NC
40
NC,VREF
DQM
NC,VREF
DQM
NC,VREF
WE
WE
WE
39
38
37
36
16
17
18
19
20
21
22
23
24
UDQM
CLK
CAS
RAS
CAS
RAS
CAS
RAS
CLK
CLK
CKE
CKE
CKE
CS
CS
CS
A
A
12
A
12
12
A14/(BA0)
A13/(BA1)
A14/(BA0)
A14/(BA0)
35
34
33
32
A
A
11
A
11
11
A13/(BA1)
A13/(BA1)
A
A
A
A
9
A
9
9
A10/AP
A10/AP
A0
A10/AP
A0
A
A
8
A
A
8
8
A0
A1
7
7
7
A1
A2
A1
A2
31
A6
A
A6
A
A6
A
A2
25
26
27
30
29
5
5
5
A3
A3
VDD
A3
VDD
A
A
4
4
A
4
VDD
28
V
V
SS
V
SS
SS
Pin Description
VG36256401/VG36256801/VG36256161
Pin Name Function
A0 - A12 Address inputs
Pin Name
Function
DQM,
LDQM,
UDQM,
Upper DQ Mask enable,
Lower DQ Mask enable
A13, A14
Bank select
DQ0 ~ DQ15
RAS
Data - in/data - out
Row address strobe
Column address strobe
Write enable
CLK
CKE
CS
Clock input
Clock enable
CAS
Chip select
WE
VDDQ
Supply voltage for DQ
VSS
VDD
Ground
VSSQ
Ground for DQ
Power (+ 3.3V)
Document : 1G5-0155
Rev.1
Page 2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
