Preliminary
VG3617161DT
16Mb CMOS Synchronous Dynamic RAM
VIS
Pin Configuration
50-Pin Plastic TSOP(II)(400 mil)
V
VSS
DD
1
2
50
49
DQ15
DQ0
DQ1
DQ14
3
4
48
47
VSSQ
VSSQ
DQ2
DQ13
DQ12
VDDQ
DQ11
5
6
7
46
45
44
43
DQ3
VDDQ
DQ4
8
9
DQ5
DQ10
42
41
VSSQ
VSSQ
10
DQ9
DQ8
11
12
13
14
15
16
17
18
19
20
21
22
DQ6
40
39
38
DQ7
VDDQ
VDDQ
NC
LDQM
37
36
UDQM
WE
35
34
33
32
31
30
29
CLK
CKE
CAS
RAS
CS
NC
A9
A8
(BS)A11
A10
A0
A7
A6
A1
A2
A5
28
23
24
25
A4
A3
27
26
VSS
VDD
Pin Description
(VG3617161DT)
Pin Name
Function
Pin Name
Function
A0-A11
Address inputs
- Row address
LDQM,
UDQM
Lower DQ mask enable and
Upper DQ mark enable
A0-A10
- Column address A0-A8
A11: Bank select
DQ0~DQ15
RAS
Data-in/data-out
CLK
CKE
CS
Clock input
Row address strobe
Column address strobe
Write enable
Clock enable
CAS
Chip select
WE
VDDQ
Supply voltage for DQ
VSS
VDD
Ground
Power
VSSQ
Ground for DQ
Document:1G5-0160
Rev.1
Page 2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
