128Mb Synchronous DRAM
P2V28S20ATP-7,-75,-8 (4-BANK x 8,388,608-WORD x 4-BIT)
P2V28S30ATP-7,-75,-8 (4-BANK x 4,194,304-WORD x 8-BIT)
P2V28S40ATP-7,-75,-8 (4-BANK x 2,097,152-WORD x 16-BIT)
PIN CONFIGURATION (TOP VIEW)
P2V28S20ATP
P2V28S30ATP
P2V28S40ATP
PIN CONFIGURATION
(TOP VIEW)
Vdd
NC
VddQ
Vdd
Vdd
1
2
3
4
5
6
7
54
53
52
51
50
49
48
Vss
Vss
Vss
NC
VssQ
NC
DQ3
VddQ
NC
DQ0
VddQ
NC
DQ1
VssQ
NC
DQ0
VddQ
DQ1
DQ2
VssQ
DQ3
DQ15
VssQ
DQ14
DQ13
VddQ
DQ12
DQ7
VssQ
NC
DQ6
VddQ
NC
NC
DQ0
VssQ
NC
NC
VddQ
NC
DQ2
VddQ
NC
DQ3
VssQ
NC
Vdd
NC
/WE
/CAS
/RAS
/CS
DQ4
VddQ
DQ5
DQ6
VssQ
DQ7
Vdd
DQML
/WE
/CAS
/RAS
/CS
8
9
47
46
45
44
43
42
41
40
39
38
37
36
DQ11
VssQ
DQ10
DQ9
VddQ
DQ8
Vss
DQ5
VssQ
NC
DQ4
VddQ
NC
Vss
NC
DQM
CLK
CKE
NC
NC
VssQ
NC
DQ2
VddQ
NC
Vss
NC
DQM
CLK
CKE
NC
10
11
12
13
14
15
16
17
18
19
DQ1
VssQ
NC
Vdd
NC
/WE
/CAS
/RAS
/CS
NC
DQMU
CLK
CKE
NC
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
BA0(A13)
BA1(A12)
A10(AP)
A0
A1
A2
20
21
22
23
24
25
26
27
35
34
33
32
31
30
29
28
A11
A9
A8
A7
A6
A5
A4
Vss
A11
A9
A8
A7
A6
A5
A4
Vss
A11
A9
A8
A7
A6
A5
A4
Vss
A3
Vdd
A3
Vdd
A3
Vdd
: Output Disable / Write Mask
: Address Input
CLK
CKE
/CS
: Master Clock
: Clock Enable
: Chip Select
DQM
A0-11
BA0,1
Vdd
: Bank Address
/RAS
/CAS
/WE
: Row Address Strobe
: Column Address Strobe
: Write Enable
: Power Supply
VddQ
Vss
: Power Supply for Output
: Ground
VssQ
: Ground for Output
: Data I/O
DQ0-15
JULY.2000
Rev.2.2
Page-2
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
