MK31VT872A-8YC 98.06.26
Ñ
Ò
BLOCK DIAGRAM
CKE0
/CS0
DQMB0
DQ0
DQ7
DQMB1
DQ8
DQ15
DQMB4
DQ32
DQ39
DQMB5
DQ40
DQ47
DQMB1
CB0
CB7
DQM /CS CKE
DQ0
Serial PD
SCL
DQM /CS CKE
DQ0
DQM /CS CKE
DQ0
DQM /CS CKE
DQ0
DQM /CS CKE
DQ0
/CS2
DQMB2
DQ16
DQ23
DQMB3
DQ24
DQ31
DQMB6
DQ48
DQ55
DQMB7
DQ56
DQ63
DQM /CS CKE
DQ0
DQM /CS CKE
DQ0
DQM /CS CKE
DQ0
DQM /CS CKE
DQ0
1
DQ7
6
DQ7
2
DQ7
DQ7
7
3
DQ7
DQ7
8
4
DQ7
DQ7
9
5
DQ7
10
A0 A1 A2
47K
Ω
SA0 SA1 SA2
SDA
WP
1
2
CLK0
3
4
CLK2
3
4
5
7
8
3.3pF
CLK1
CLK3
10pF
/RAS,/CAS,/WE
A0-A15 & BA0,BA1
1
á
Vcc
9
Vss
0.1uF
0.33uF
Two Decoupling Capacitors
per SDRAM
Note. The Value of all resistors is 10Ω expect WP
MODULE
OUTLINE
(Front)
(Back)
1
85
10 11
94 95
40 41
124 125
84
168