ESMT
M13S128324A
Functional Block Diagram
CLK
Clock
Generator
CLK
Bank D
Bank C
Bank B
CKE
Row
Address
Address
Buffer
&
Refresh
Counter
Mode Register &
Extended Mode
Register
Bank A
Sense Amplifier
Column Decoder
DM
Column
Address
Buffer
&
Refresh
Counter
CS
RAS
CAS
WE
Data Control Circuit
DQ
CLK, CLK
DLL
DQS
DQS
Pin Arrangement
144(12x12) FBGA
2
3
4
5
6
7
8
9
10
11
12
13
B
DM3
VDDQ
DQ26
VDDQ
DQ15
DQ13
DM1
DM0
VDDQ
DQ5
VSSQ
DQ31
VSSQ
DQS3
DQS0
DQ3
DQ2
DQ0
DQ29
DQ28
C
D
E
F
DQ27
DQ4
DQ6
VDDQ
VDD
VDDQ
VDD
VDDQ
VSSQ
VSS
NC
VDDQ
VSSQ
DQ30
VSSQ
VSSQ
NC
DQ1
VSSQ
VDD
VDDQ
VDDQ
NC
VSSQ
DQ25
DQ24
DQ14
DQ12
VSSQ
VDD
VDDQ
DQ16
DQ18
VSSQ
DQ7
VSS
VSSQ
VSSQ
VSSQ
VSSQ
VSSQ
VSS
VSS
VSS
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSSQ
VSSQ
VDDQ
VDDQ
NC
DQ17
DQ19
DQS2
DQ21
DQ22
CAS
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
G
H
J
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
DQS1
DQ10
DQ8
NC
VSSQ
VSSQ
VSSQ
VSS
NC
DM2
VSS
Thermal
VSS
Thermal
VSS
Thermal
VSS
Thermal
DQ20
DQ23
VDDQ
VDDQ
VDD
NC
VDDQ
VDDQ
VDD
DQ11
DQ9
NC
K
L
VSS
VSS
A10
A2
VSS
VDD
VSS
NC
A5
VDD
A9
WE
NC
NC
M
N
BA1
NC
NC
A11
CK
CK
RAS
CKE
CS
BA0
A0
A1
A4
A6
A7
A8/AP
VREF
A3
Elite Semiconductor Memory Technology Inc.
Publication Date : May. 2007
Revision : 1.8 3/49
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
