EBJ20UF8BCF0
Block Diagram
/CS0
/CS0
CKE0
ODT0
BA[2:0]
A[14:0]
/RAS
/CAS
/WE
/RESET
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
DQS /CS
/DQS
RDQS0
/RDQS0
RDQ[7:0]
RDM0
D0
D1
D2
D3
D4
D5
D6
D7
DQ[7:0]
DM
DQS /CS
/DQS
RDQS1
/RDQS1
RDQ[15:8]
RDM1
DQ[7:0]
DM
2.2pF
DQS /CS
/DQS
RDQS2
/RDQS2
RDQ[23:16]
RDM2
CK0
/CK0
All SDRAMs
DQ[7:0]
DM
15Ω
DQS /CS
/DQS
RDQS3
/RDQS3
RDQ[31:24]
RDM3
DQ[63:0]
DQS[7:0]
/DQS[7:0]
DM[7:0]
RDQ[63:0]
RDQS[7:0]
/RDQS[7:0]
RDM[7:0]
DQ[7:0]
DM
DQS /CS
/DQS
RDQS4
/RDQS4
RDQ[39:32]
RDM4
39Ω
DQ[7:0]
DM
BA[2:0]
A[14:0]
/RAS
/CAS
/WE
DQS /CS
/DQS
RDQS5
/RDQS5
RDQ[47:40]
RDM5
VTT
VTT
DQ[7:0]
DM
39Ω
36Ω
DQS /CS
/DQS
RDQS6
/RDQS6
RDQ[55:48]
RDM6
/CS0
CKE0
ODT0
DQ[7:0]
DM
DQS /CS
/DQS
RDQS7
/RDQS7
RDQ[63:56]
RDM7
CK0
0.1µF
DQ[7:0]
DM
VDD
/CK0
240Ω
VSS
ZQ (Each SDRAM)
VDDSPD
VDD
Serial PD
All SDRAMs
VTT
VREFCA
VREFDQ
VSS
All SDRAMs
All SDRAMs
All SDRAMs, Serial PD
D0
D1
D2
D3
D4
D5
D6
D7
Serial PD
SCL
SDA
SCL
SA0
SA1
SA2
SDA
A0
A1
Address, command and control line
A2 WP
VSS
Note :
1. DQ wiring may be changed within a byte.
Data Sheet E1689E21 (Ver. 2.1)
7
ELPIDA [ ELPIDA MEMORY ]
