iPEM
2.1 Gb SDRAM-DDR2
Austin Semiconductor, Inc.
AS4DDR232M64PBG
SDRAM-DDRII PINOUT TOP VIEW
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
A
B
C
D
E
F
DQ0
DQ14
DQ15
VSS
VSS
A9
A10
A11
A8
VCCQ VCCQ DQ16
DQ17
DQ31
VSS
A
B
C
D
E
F
DQ1
DQ3
DQ6
DQ7
CAS0\
CS0\
VSS
VSS
CLK3\
NC
DQ2
DQ4
DQ12
DQ10
DQ8
DQ13
DQ11
DQ9
VSS
VCC
VSS
VCC
A0
A2
A7
A5
A6
A4
A1
A3
VCC
VSS
VSS
VCC
VSS
VSS
DQ18
DQ20
DQ22
LDM1
WE1\
CS1\
VSS
DQ19
DQ21
DQ23
VSS
DQ29
DQ27
DQ26
NC
DQ30
DQ28
DQ25
DQ24
CLK1
CKE1
VCC
DQ5
VCCQ VCCQ A12/NC DNU
DNU
BA1
NC
DNU
LDM0
WE0\
RAS0\
VSS
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
DQ55
DQ53
DQ51
UDM0 UDQS3 LDQS0 UDQS0
BA0
LDQS1 UDQS1 VREF
UDQS1\ LDQS1\ RAS1\
CLK0 LDQS3 UDQS3\ LDQS0\ UDQS0\
VSS
UDM1
CLK1\
VCCQ
VCCQ
RAS2\
WE2\
LDM2
DQ37
DQ36
DQ34
G
H
J
CKE0
VCCQ
VCCQ
CS3\
CLK0\ LDQS3\ VSSQ VSSQ VSSQ VSSQ
NC
NC
NC
NC
CAS1\
VCC
VSS
G
H
J
VSS
VSS
NC
NC
NC
VSSQ VSSQ VSSQ VSSQ
VSSQ VSSQ VSSQ VSSQ
VSSQ VSSQ VSSQ VSSQ
VSS
VSS
VCC
VSS
VSS
VCC
K
L
CKE3
CLK3
NC
CLK2\
CKE2
VSS
CS2\
K
L
CAS3\ RAS3\
ODT
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
LDQS2\ UDQS2\ LDQS2 CLK2
VSS
CAS2\
DQ39
DQ38
DQ35
DQ33
VCC
M
N
P
R
T
DQ56 UDM3
WE3\
DQ54
DQ52
DQ50
LDM3
NC
NC
NC
NC
NC
NC
NC
NC
UDM2
VSS
M
N
P
R
T
DQ57
DQ60
DQ62
DQ58
DQ59
DQ61
NC
UDQS2 DQ41
DQ40
DQ42
DQ44
VSS
VCC
VSS
VCC
VCC
VSS
VCC
VSS
DQ43
DQ45
VSS
1
DQ63
DQ49
DQ48 VCCQ VCCQ
NC
NC
NC
NC
VSS
11
VSS
12
DQ47
DQ46
DQ32
2
3
4
5
6
7
8
9
10
13
14
15
Ground
Array Power
CNTRL
D/Q Power
Address
Data IO
NC
Level REF.
ADDRESS-DNU
UNPOPULATED
Note 1: Ball location D9 is reserved for future use on 64M x 64 in which it will be BANKSELEꢁT2 ‘BA2’. Ball D10 is reserved for future use
on 128M x 64 in which it will be A13.
Important Note: It is recommended that no bias be applied to either the DNU or Nꢁ pins. They are not connected to any die pad but DNU &
Nꢁ pins may be shorted together in package.
Austin Semiconductor, Inc.
● Austin, Texas ● 512.339.1188 ● www.austinsemiconductor.com
AS4DDR232M64PBG
Rev. 1.3 6/09
2
AUSTIN [ AUSTIN SEMICONDUCTOR ]
