MAX 7000B可编程逻辑器件数据手册
表3. MAX 7000B最大用户I / O引脚
设备
44引脚44引脚
PLCC TQFP
48-Pin
TQFP
49-Pin
0.8-mm
超
FINELINE
BGA
(3)
36
41
41
注（1）
100-
针
TQFP
100-Pin
FINELINE
BGA
(4)
144-
针
TQFP
169引脚208-
0.8-mm
针
超
PQFP
FINELINE
BGA
(3)
256-
针
BGA
256-Pin
FINELINE
BGA
(4)
(2)
EPM7032B
EPM7064B
EPM7128B
EPM7256B
EPM7512B
注意事项：
(1)
(2)
(3)
36
36
36
36
36
40
68
84
84
68
84
100
120
120
100
141
141
164
176
212
100
164
212
(4)
当IEEE标准。 1149.1 （ JTAG ）接口用于系统内编程和边界扫描测试，四个I / O
销成为JTAG管脚。
联系Altera最多最新的可用器件封装选项的信息。
所有的0.8毫米超FINELINE BGA封装的引脚兼容通过SameFrame
TM
引脚输出功能。因此，
设计者可以设计一个电路板，以支持多种设备，提供跨越密度的柔性迁移路径
和引脚数。设备迁移是由Altera开发工具的全面支持。看
在“ SameFrame引出脚”
第14页
了解更多详情。
所有FINELINE BGA封装的引脚兼容通过SameFrame引脚输出功能。因此，设计人员可以
设计一个电路板，以支持多种设备，提供跨越密度和引脚数量的柔性迁移路径。
设备迁移是由Altera开发工具的全面支持。看
第14页的“ SameFrame引出脚”
了解更多
详细信息。
MAX 7000B器件采用CMOS EEPROM单元来实现逻辑
各种独立的组合和时序逻辑功能。
该装置可被重新编程为快速和有效的迭代
在设计开发和调试的周期，并且可以编程
和擦除高达100倍。
MAX 7000B器件包含32到512个宏单元，它们被组合成
16个宏单元组，即逻辑阵列模块（LAB ） 。每个宏单元
具有可编程和/固定或阵列和一个可配置寄存器
独立的可编程时钟，时钟使能，清除和预置
功能。要建立复杂的逻辑功能，每个宏单元可
补充这两种可共享扩展乘积项和高
高速并行扩展器产品方面，提供多达32个乘积项
每个宏单元。
4
Altera公司。
ETC [ ETC ]
