欢迎访问ic37.com |
会员登录 免费注册
发布采购

CXD3018Q/R 参数 Datasheet PDF下载

CXD3018Q/R图片预览
型号: CXD3018Q/R
PDF下载: 下载PDF文件 查看货源
内容描述: CD数字信号处理器,内置DigitalServo和DAC [CD Digital Signal Processor with Built-in DigitalServo and DAC ]
分类和应用: 数字信号处理器
文件页数/大小: 134 页 / 942 K
品牌: ETC [ ETC ]
 浏览型号CXD3018Q/R的Datasheet PDF文件第12页浏览型号CXD3018Q/R的Datasheet PDF文件第13页浏览型号CXD3018Q/R的Datasheet PDF文件第14页浏览型号CXD3018Q/R的Datasheet PDF文件第15页浏览型号CXD3018Q/R的Datasheet PDF文件第17页浏览型号CXD3018Q/R的Datasheet PDF文件第18页浏览型号CXD3018Q/R的Datasheet PDF文件第19页浏览型号CXD3018Q/R的Datasheet PDF文件第20页  
CXD3018Q/R  
§1. CPU Interface  
§1-1. CPU Interface Timing  
CPU interface  
This interface uses DATA, CLOK and XLAT to set the modes.  
The interface timing chart is shown below.  
750ns or more  
CLOK  
DATA  
D0  
D1  
D18 D19 D20 D21 D22 D23  
750ns or more  
XLAT  
Valid  
Registers  
The internal registers are initialized by a reset when XRST = 0.  
Note) Be sure to set SQCK to high when XLAT is low.  
§1-2. CPU Interface Command Table  
Total bit length for each register  
Register  
Total bit length  
8 bits  
0 to 2  
3
8 to 24 bits  
8 bits  
4 to 6  
7
8
20 bits  
28 bits  
9
24 bits  
A
B
C
D
E
28 bits  
16 bits  
8 bits  
16 bits  
20 bits  
16 –  
 复制成功!