欢迎访问ic37.com |
会员登录 免费注册
发布采购

XCF04SVOG20C 参数 Datasheet PDF下载

XCF04SVOG20C图片预览
型号: XCF04SVOG20C
PDF下载: 下载PDF文件 查看货源
内容描述: Platform Flash在系统可编程配置PROM [Platform Flash In-System Programmable Configuration PROMS]
分类和应用: 存储内存集成电路光电二极管PC可编程只读存储器电动程控只读存储器电可擦编程只读存储器时钟
文件页数/大小: 42 页 / 356 K
品牌: XILINX [ XILINX, INC ]
 浏览型号XCF04SVOG20C的Datasheet PDF文件第7页浏览型号XCF04SVOG20C的Datasheet PDF文件第8页浏览型号XCF04SVOG20C的Datasheet PDF文件第9页浏览型号XCF04SVOG20C的Datasheet PDF文件第10页浏览型号XCF04SVOG20C的Datasheet PDF文件第12页浏览型号XCF04SVOG20C的Datasheet PDF文件第13页浏览型号XCF04SVOG20C的Datasheet PDF文件第14页浏览型号XCF04SVOG20C的Datasheet PDF文件第15页  
R
Platform Flash在系统可编程配置PROM
一个PROM的CEO输出驱动器的输入端CE
在菊花链旁边的PROM (如果有的话) 。
所有PROM的OE / RESET引脚连接到
在INIT_B (或INIT )所有FPGA器件的引脚。这
连接确保了PROM的地址计数器是
任何(再)配置开始前复位。
PROM的CE输入可以驱动从DONE引脚。
第一(或唯一)的PROM的CE的输入可以被驱动
所有目标FPGA器件的DONE输出,
只要做的是不是永久停飞。 CE
也可以永久地绑低,但保持
数据输出活性和导致不必要我
CC
活性的电源电流(直流
PROM中的CF引脚通常连接到FPGA的
PROG_B (或程序)输入。对于XCFxxP只,
在CF引脚是双向引脚。如果XCFxxP的CF引脚
没有连接到FPGA的PROG_B (或程序)
输入,则该引脚应接高电平。
通常情况下,可以选择一个宽的频率范围
FPGA的内部产生CCLK总是启动
以缓慢的默认频率。 FPGA的比特流中包含
配置位,可切换CCLK到一个更高的频
昆西的主串行配置的其余部分
序列。中所需的CCLK的频率被选择
位流生成。
FPGA器件连接到配置PROM的
主串行配置模式(图
在PROM (S )的数据输出驱动器的输入端DIN
领先的FPGA器件。
主FPGA CCLK输出驱动CLK输入(S )
在PROM的( S)
一个PROM的CEO输出驱动器的输入端CE
在菊花链旁边的PROM (如果有的话) 。
所有PROM的OE / RESET引脚连接到
所有FPGA器件的INIT_B引脚。此连接
确保了PROM的地址计数器复位之前
任何(重新)配置的开始。
PROM的CE输入可以驱动从DONE引脚。
第一(或唯一)的PROM的CE的输入可以被驱动
所有目标FPGA器件的DONE输出,
只要做的是不是永久停飞。 CE
也可以永久地绑低,但保持
数据输出活性和导致不必要我
CC
活性的电源电流(直流
PROM中的CF引脚通常连接到FPGA的
PROG_B (或程序)输入。对于XCFxxP只,
在CF引脚是双向引脚。如果XCFxxP的CF引脚
没有连接到FPGA的PROG_B (或程序)
输入,则该引脚应接高电平。
串行菊花链
多个FPGA进行菊花链式连接的串口的配置
灰从单个源。经过一个特定的FPGA已经
配置中,数据的下一个设备在内部路由
到FPGA的DOUT引脚。通常在DOUT的数据
针变化上的CCLK的下降沿,虽然对于一些
设备在CCLK的上升沿DOUT引脚的变化。
请参考相应的器件数据手册详细Infor公司
息特定的FPGA器件上。对于时钟的
菊花链配置,无论是在第一FPGA
链可以被设置为Master系列,生成CCLK ,
用剩下的设备设置为从串行(图
或所有FPGA器件可以被设置为从机串行和一个
外部生成的时钟可被用来驱动FPGA的
配置界面。
FPGA从串模式
在从串模式下,FPGA加载配置比特
在从外部存储器同步的串行比特流的形式
由外部提供时钟认列。在上电时或
重新配置, FPGA的模式选择引脚用于
选择从串行配置模式。从串行
模式提供了一个简单的配置界面。只有
串行数据线,一根时钟线,以及两条控制线(INIT和
DONE )需要配置FPGA 。从数据
PROM中被读出,顺序地在单个数据线(DIN ) ,
通过PROM的内部地址计数器,它是访问
增加对CCLK的每个有效上升沿。串行
比特流数据必须建立在FPGA的DIN输入引脚
外部提供的每个上升沿之前很短的时间
CCLK 。
FPGA器件连接到配置PROM的
从串行配置模式(图
在PROM (S )的数据输出驱动器的输入端DIN
领先的FPGA器件。
PROM的CLKOUT (对于XCFxxP只)或外部
时钟源驱动FPGA的CCLK输入。
FPGA主动SelectMAP (并行)模式
(1)
在主SelectMAP模式,字节宽的数据被写入到
在FPGA中,通常用一个BUSY标志控制的流程
数据,由配置时钟(CCLK ) gen-同步
由FPGA产生的。在上电时或重新配置,所述
FPGA的模式选择引脚,用于选择法师
SelectMAP配置模式。配置界面
通常需要一个并行数据总线,一个时钟线,以及两个
控制线( INIT和DONE ) 。此外, FPGA的芯片
选择,写入和BUSY引脚必须正确控制
使SelectMAP配置。配置数据是
从PROM字节引脚[ D0..D7 ]读取字节,
通过PROM的内部地址计数器,它是访问
增加对CCLK的每个有效上升沿。在比特
数据流必须建立在FPGA上的[ D0..D7 ]输入
1.主动SelectMAP (并行) FPGA配置模式被抑制
只能由XCFxxP平台的Flash PROM移植。这个模式是不
由XCFxxS平台的Flash PROM的支持。
DS123 ( V2.6 ) 2005年3月14日
初步产品规格
11