R
Platform Flash在系统可编程配置PROM
•
由于8 Mb的最小尺寸要求的
每一个版本，一个16兆PROM只能存储起来
两个独立的设计修改：一是16 Mb的设计
修订版， 1个8兆的设计修改，或两个8 Mb的设计
修订。
一个8兆PROM只能存储一个8兆的设计
修订版。
•
更大的设计修改，可以拆分成几个级联
PROM中。例如，两个32 MB的PROM可存储多达4
独立的设计修改：一是64 Mb的设计修改，二
32 Mb的设计修改， 3个16 Mb的设计修改，四
16Mb的设计修改，等等。当级联1
16Mb的存储器PROM和1 8兆PROM中，有24兆
可用的空间，并因此最多三个独立的设计
修正可以存储： 1 24 MB的设计修改，两个8兆
设计修改，或三个8 Mb的设计修改。
SEE
对于如何多一些基本的例子
修改可被存储。设计修改分区是
在文件的iMPACT生成过程中自动处理。
在PROM文件的创建，每一个设计版本是
分配一个版本号：
版本0 = '00'
修订1 = “01”
修订2 = ' 10 '
修订3 = ' 11'
用一组编程平台快擦写存储器后
设计修改，特定的设计修改可以是
销或使用：使用外部REV_SEL [0 1 ]中选择
内部可编程设计的版本控制位。该
EN_EXT_SEL引脚确定的外部引脚或内部
位用于选择的设计修改。当
EN_EXT_SEL是低，设计修改的选择被控制
由外部版本选择引脚REV_SEL [1：0 ] 。当
EN_EXT_SEL是高，设计修改的选择是
通过内部的可编程版本选择控制
控制位。在上电时，设计修改的选择
输入端（引脚或控制位）在内部取样。后
电时，设计修改的选择输入被采样
以下任何事件发生时，再次：
•
•
•
•
在CE的上升沿。
在OE / RESET的下降沿（当CE为低） 。
CF上的上升沿（当CE为低） 。
当通过使用JTAG发起重配置
CONFIG指令。
从所选择的设计修改的数据然后
介绍了FPGA的配置界面。
DS123 （ v2.17 ） 2009年10月26日
产品speci fi cation
9
XILINX [ XILINX, INC ]
