R
4
0
的Virtex -II FPGA平台：
功能说明
产品speci fi cation
DS031-2 （ V3.5 ） 2007年11月5日
详细说明
输入/输出模块（IOB ）
的Virtex - II ™I / O模块（IOB ）在两个或团体提供
4上的每个器件的周边。每个IOB可以使用
作为输入和/或输出单端I / O操作。两个IOB的能
被用作差分对。差分对的永远是
连接到相同的开关矩阵，如图
IOB模块是专为高性能的I / O ，支持
移植19单端标准，以及差
与LVDS ， LDT ，总线LVDS ， LVPECL和信令。
表1：
支持单端I / O标准
IOSTANDARD
属性
LVTTL
LVCMOS33
LVCMOS25
LVCMOS18
LVCMOS15
PCI33_3
IOB
PAD4
差分对
IOB
PAD3
开关
矩阵
IOB
PAD2
差分对
IOB
PAD1
DS031_30_101600
产量
V
CCO
3.3
3.3
2.5
1.8
1.5
3.3
3.3
3.3
注（1）
注（1）
1.5
1.5
1.5
1.5
1.8
1.8
1.8
1.8
1.8
1.8
2.5
2.5
3.3
3.3
3.3
输入
V
CCO
3.3
3.3
2.5
1.8
1.5
3.3
3.3
3.3
注（1）
注（1）
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
输入
V
REF
N / R
(3)
N / R
N / R
N / R
N / R
N / R
N / R
N / R
0.8
1.0
0.75
0.75
0.9
0.9
0.9
0.9
1.1
1.1
0.9
0.9
1.25
1.25
1.5
1.5
1.32
板
终止
电压（V
TT
)
N / R
N / R
N / R
N / R
N / R
N / R
N / R
N / R
1.2
1.5
0.75
0.75
1.5
1.5
0.9
0.9
1.8
1.8
0.9
0.9
1.25
1.25
1.5
1.5
N / R
PCI66_3
PCI -X
GTL
GTLP
HSTL_I
HSTL_II
HSTL_III
HSTL_IV
图1：
的Virtex-II输入/输出瓦
注意：差分I / O都必须使用相同的时钟。
HSTL_I_18
HSTL_II_18
HSTL_III _18
HSTL_IV_18
SSTL18_I
(2)
SSTL18_II
SSTL2_I
SSTL2_II
SSTL3_I
SSTL3_II
AGP-2X/AGP
注意事项：
1.
2.
3.
支持的I / O标准
的Virtex -II IOB块配SelectI / O -ULTRA输入和输出
支持多种I / O信号标准看跌期权。
除了内部电源电压（V
CCINT
= 1.5V),
输出驱动器电源电压（V
CCO
）是依赖于I / O的
标准（见
和
辅助电源电压
年龄（V
CCAUX
= 3.3 V ）是必需的，不管我的/ O
标准中使用。对于确切的电源电压绝对最大值
收视率，见
在模块3 。
所有的用户IOB中有固定钳位二极管，以V
CCO
并
地面上。为输出，这些IOB的不兼容或对其进行
柔韧与5V的I / O标准。作为输入使用时，这些IOB的不
通常5V容限，但可与5V的I / O标准使用
当外部的限流电阻使用。欲了解更多
详细信息，请参阅“可承受5V的I / O ”技术话题
www.xil-
inx.com
.
支持列表和数字CON组I / O标准
受控阻抗。看
V
CCO
的GTL或GTLP不应该比终止低
电压或看到的I / O引脚上的电压。例如：如果引脚为高电平
级别为1.5V ，连接V
CCO
到1.5V 。
SSTL18_I是不是符合JEDEC标准的支持。
N / R =没有要求。
©2000-2007 Xilinx公司保留所有权利。 XILINX ， Xilinx标，品牌窗口，并包含其他指定品牌均属Xilinx公司所有其他的商标。
商标是其各自所有者的财产。
DS031-2 （ V3.5 ） 2007年11月5日
产品speci fi cation
4模块2
1
XILINX [ XILINX, INC ]
