DDR2内存控制器
的PowerPC 440处理器
DS567 （ V1.1.1 ） 2008年3月31日
介绍
本数据手册介绍了DDR2内存控制器
参考设计的PowerPC
®
440块
嵌入在Virtex ™ -5 FXT FPGA平台。它
与存储器控制器接口的接口（ MCI）的
并提供了对DDR2内存的控制接口。
参考设计事实
参考设计的具体细节
支持的设备
家庭
的参考版本
设计
的Virtex - 5 FXT FPGA平台
PPC440MC
使用资源
v1_01_a
特点
•
•
•
•
支持333 MHz的一个最大性能
以最快的速度等级
支持16位， 32位和64位的数据宽度，并
带ECC的72位数据宽度（ DQ ： DQS = 8 ： 1 ）
支持DDR2 SDRAM单列注册
DIMM内存模块和组件
支持以下DDR2 SDRAM的特点：
♦
♦
♦
♦
的LUT
FFS
块RAM
特殊功能
SEE
表9
SEE
表9
SEE
表9
无
提供参考设计
文档
设计文件格式
约束文件
验证
产品speci fi cation
Verilog的
UCF - 在EDK处理器内核目录
Verilog的测试平台
CAS的延迟（ 3，4， 5）
附加延迟（ 0，1， 2，3， 4）
片上端接（ ODT ）
突发长度（4,8 ）
实例化模板的Verilog包装
设计工具需求
Xilinx实现
工具
验证
模拟
合成
ISE ™ 10.1 SP1或更高版本
的ModelSim SE / EE 6.0c版本或更高版本
的ModelSim SE / EE 6.0c版本或更高版本
XST
•
•
•
支持银行管理（最多四家银行
开）
执行存储器设备的初始化
一旦上电序列
执行自动刷新周期
支持
SEE
© 2008 Xilinx公司保留所有权利。 XILINX ， Xilinx标和其他指定的品牌包括本文中的Xilinx ，Inc.的商标PowerPC是一个商标。
IBM和授权使用。所有其他商标均为其各自所有者的财产。
DS567 （ V1.1.1 ） 2008年3月31日
1
XILINX [ XILINX, INC ]
