DDR2内存控制器为PowerPC 440处理器
连接到内存
DDR2 SDRAM的存取可以为半字（ 2个字节） ，字（ 4字节），或双字（ 8个字节） ，
根据用户的配置。数据和从MCI到PPC440MC DDR2内存
控制器组织为大端（ D [ 0:63 ] ， D0是MSB ） 。该PPC440MC DDR2内存
控制器被组织成小字节序（D [ 63 ：0] ， D63是MSB ） 。
表5
显示互连
从MCI到PPC440MC DDR2内存控制器和从PPC440MC DDR2内存
控制器的DDR2内存。
表5：
MCI为PPC440MC到DDR2 DDR2信号连接
描述
数据总线
MCI到PPC440MC DDR2信号[ MSB ： LSB ]
MIMCWRITEDATA [0： （ C_DDR_DWIDTH * 2） - 1]
MCMIREADDATA [0： （ C_DDR_DWIDTH * 2） - 1]
PPC440MC到DDR2 DDR2信号
[ MSB ： LSB ]
DDR2_DQ [ C_DDR_DWIDTH - 1 ：0]的
DDR2_A [ C_DDR_AWIDTH - 1 ：0]的
DDR2_BA [ C_DDR_BAWIDTH - 1 ：0]的
DDR2_DQS[(C_DDR_DWIDTH
/ C_DDR_DQS_WIDTH ） - 1 ：0]的
地址总线MIMCADDRESS [ 0:35 ]
银行
地址
数据选通
数据屏蔽
内存控制器产生
内存控制器产生
MIMCBYTEENABLE [ 0 ： （ C_MIBDATA_WIDTH / 8 ） - 1 ] DDR2_DM [ （ C_DDR_DWIDTH
/ C_DDR_DM_WIDTH ） - 1 ：0]的
地址映射
表6
示出了从MCI接口的地址映射。 MCI的接口上的地址映射到
在存储器中的连续的地址空间。的存储器地址映射是由数据确定
宽的存储器中，由于每个列地址的存储器映射位置的每个数据的宽度
击败。
表6：
物理控制器的地址映射
内存使用
地址偏移
登录
2
(C_DDR_DWIDTH/8)
MIMCADDRESS [ （ C_DDR_RAWIDTH + C_DDR_CAWIDTH +地址偏移 - 1 ） ：
（ C_DDR_CAWIDTH +地址偏移量） ]
MIMCADDRESS [ （ C_DDR_BAWIDTH + C_DDR_RAWIDTH + C_DDR_CAWIDTH +
地址偏移 - 1 ） ： （ C_DDR_RAWIDTH + C_DDR_CAWIDTH +地址偏移量） ]
物理控制器地址
列地址MIMCADDRESS [ （ C_DDR_CAWIDTH +地址偏移 - 1 ） ：地址偏移]
行地址
银行地址
DS567 （ V1.1.1 ） 2008年3月31日
9
XILINX [ XILINX, INC ]
