R
的Spartan- II FPGA系列：功能描述。
自动配置为输入为V
REF
电压。
约六分之一的I / O引脚在银行承担这一角色。
V
REF
银行内的引脚内部互连，并
因此只有一个V
REF
电压可以在用于
每家银行。所有V
REF
在银行销，但是，必须
连接到外部电压源，用于正确
操作。
在银行，输入需要V
REF
可以用这些混合
这不只是一个V
REF
电压可以在一个用于
银行。使用V输入缓冲区
REF
不承受5V的电压。
LVTTL ， LVCMOS2和PCI能够承受5V电压。在V
CCO
和
V
REF
引脚每家银行出现在器件的引脚表。
在一个给定的包，V的数量
REF
和V
CCO
引脚
可以根据装置的尺寸而变化。在较大的设备，
更多的I / O引脚转换为V
REF
销。因为这些是始终
在V的一个超
REF
用于小型设备的引脚，它是
可能设计一个印刷电路板，其允许迁移到较大
装置。所有V
REF
引脚最大的设备必须预期
被连接至V
REF
电压，并且不用于I / O操作。
提供独立的银行
BANK 0
银行1
GCLK2
2银行
驱动器被禁用。保持该有效逻辑电平
这样有助于消除总线喋喋不休。
由于弱门将电路采用IOB输入缓冲器
监视输入电平，适当的V
REF
电压必须
如果信令标准要求1中提供。该
提供该电压必须符合I / O银行
规则。
I / O银行
某些I /上述O标准要求V
CCO
和/或V的
REF
电压。这些电压外部
连接到器件引脚的服务IOB中的群体，被称为
银行。因此，限制存在哪些I / O
标准可以在给定的银行内进行组合。
8个I / O插槽，从分离的每个边缘产生
FPGA为两家银行（见
每个银行都有
多V
CCO
这必须被连接到相同的针
电压。电压是通过在输出标准确定
使用。
包
独立银行
7银行
VQ100
PQ208
1
CS144
TQ144
4
FG256
FG456
8
GCLK3
的Spartan- II
设备
6银行
3银行
可配置逻辑块
了Spartan- II FPGA CLB的基本构建块是
逻辑单元（ LC） 。一个LC包括一个4输入的函数发生器，
进位逻辑和存储元件。从功能输出
发生器在每个液晶驱动CLB的输出和D输入端
的触发器。每次的Spartan- II FPGA CLB包含四个
信用证，组织了两个类似的片;单个切片示
in
图4中。
除了四个基本信用证，斯巴达- II FPGA CLB
包含逻辑，结合函数发生器提供
五六输入功能。
GCLK1
5银行
GCLK0
4银行
DS001_03_060100
图3：
的Spartan- II I / O组
在银行，输出标准可能只有在被混合，
使用相同的V
CCO
。兼容标准示于
GTL和GTL +下出现，因为所有的电压
它们的漏极开路输出不依赖于V
CCO
.
表4：
兼容的输出标准
V
CCO
3.3V
2.5V
1.5V
兼容标准
PCI ， LVTTL ， SSTL3我， SSTL3 II ， CTT ， AGP ，
GTL ， GTL +
SSTL2 I， II SSTL2 ， LVCMOS2 ， GTL ， GTL +
HSTL I ， HSTL III ， IV HSTL ， GTL ， GTL +
查找表
的Spartan- II FPGA函数发生器实现为
4输入查找表（LUT ） 。除了操作为
函数发生器，每一个查找表可以提供一个16× 1位
同步RAM 。此外，在一个两个LUT
片可以被组合以产生一个16× 2位或32 ×1位的
同步RAM ，或16× 1位的双端口同步
内存。
了Spartan- II FPGA的LUT还可以提供一个16位的移位
注册，非常适合拍摄高速或突发模式
数据。这种模式还可以用于将数据存储在
应用，如数字信号处理。
一些输入标准要求用户提供门槛
电压，V
REF
。在这种情况下，某些用户的I / O引脚
DS001-2 （ V2.8 ） 2008年6月13日
产品speci fi cation
4模块2
9
XILINX [ XILINX, INC ]
