WCSS0418V1P
交流测试负载和波形
产量
Z
0
=50Ω
R
L
=50Ω
V
L
= 1.5V
3.3V
产量
5 pF的
R=351Ω
INCLUDING
夹具
范围
R=317Ω
所有的输入脉冲
2.5V
10%
GND
≤
2.5纳秒
90%
[10]
90%
10%
≤
2.5纳秒
(a)
(b)
(c)
开关特性
在整个工作范围
[11, 12, 13]
-166
参数
t
CYC
t
CH
t
CL
t
AS
t
AH
t
CO
t
DOH
t
ADS
t
ADH
t
WES
t
WEH
t
ADVS
t
ADVH
t
DS
t
DH
t
CES
t
CEH
t
CHZ
t
CLZ
t
EOHZ
t
EOLZ
t
EOV
时钟高
时钟低
地址建立CLK兴起之前
地址保持CLK崛起后
数据输出有效CLK上升后
数据输出保持CLK上升后
ADSP ， ADSC建立CLK兴起之前
ADSP ， ADSC举行CLK崛起后
BWE ， GW ， BW
[1:0]
设置的CLK前
上升
BWE ， GW ， BW
[1:0]
持有CLK崛起后
ADV建立CLK兴起之前
ADV保持CLK崛起后
数据输入建立CLK兴起之前
数据输入保持CLK上升后
片选建立
芯片选择保持CLK崛起后
时钟到高阻
[12]
时钟为低-Z
[12]
OE高到输出高阻
[12, 13]
OE低到输出低-Z
[12, 13]
OE低到输出有效
[12]
0
3.5
0
3.5
0
4.0
1.5
2.0
0.5
2.0
0.5
2.0
0.5
2.0
0.5
2.0
0.5
3.5
0
3.5
0
5.5
描述
时钟周期时间
分钟。
6.0
1.7
1.7
2.0
0.5
3.5
2.0
2.5
0.5
2.5
0.5
2.5
0.5
2.5
0.5
2.5
0.5
3.5
0
5.5
马克斯。
分钟。
7.5
1.9
1.9
2.5
0.5
4.0
2.0
2.5
0.5
2.5
0.5
2.5
0.5
2.5
0.5
2.5
0.5
3.5
-133
马克斯。
分钟。
10
3.5
3.5
2.5
0.5
5.5
-100
马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意事项：
10.输入波形应该有1 V / ns的压摆率。
11.除非另有说明，测试条件假设为3毫微秒或更少的信号的过渡时间，定时1.5V的参考电平，为0的输入脉冲电平到3.0V ，并输出
装载指定I的
OL
/I
OH
和负载电容。示出在（a）和交流测试负载的（ b）所示。
12. t
CHZ
, t
CLZ
, t
EOV
, t
EOLZ
和叔
EOHZ
被指定采用5 pF的负载电容在交流测试负载（b）部分。过渡测
±
200毫伏的
稳态电压。
13.在任何给定的电压和温度，叔
EOHZ
小于吨
EOLZ
和T
CHZ
小于吨
CLZ
.
文件编号： 38-05247
第9页17
WEIDA [ WEIDA SEMICONDUCTOR, INC. ]
