VIS
符号
t
CH
t
CL
t
T
t
CK3
t
CK2
t
IS
t
IH
t
LZ
t
HZ3
t
HZ2
t
AC3
t
AC2
t
OH
t
RCD
t
RRD
t
CCD
t
WR
t
RAS
t
RP
t
DAL3
t
DAL2
t
RC
t
RSC
t
REF
t
SRX
t
BDL
t
PDE
从CLK访问时间
（上升沿）
数据输出保持时间
RAS到CAS延迟
行激活到行激活延迟
CAS到CAS延迟时间
写恢复时间
行激活到预充电时间
预充电刷新/行激活
命令
交流参数
初步
VG3617161DT
16Mb的CMOS同步动态RAM
A.C特点：
测试条件：
（大= 0 〜70 ℃， V
DD
=3.3V
±
0.3V ,V
SS
=0V)
-5.5
分钟。
时钟高电平时间
时钟低电平时间
转换时间（上升和下降）
时钟周期时间
* CL = 3
* CL = 2
数据/地址/控制输入建立时间
数据/地址/控制输入保持时间
数据输出低阻抗
数据输出高阻抗CL * = 3
* CL = 2
* CL = 3
* CL = 2
2.2
16.5
11
1
1t
CK
+2
ns
33
16.5
100,000
2
2
0.5
5.5
8
2
1
1
4.5
6
5
7
2.5
18
12
1
1t
CK
+2
ns
36
18
2clk+
t
RP
1clk+
t
RP
54
2
64
1
1
5
1
1
5
64
1
1
5
100,000
10
马克斯。
分钟。
2
2
0.5
6
8.5
2
1
1
5
6.5
5.5
7
2.5
20
14
1
1
40
20
2clk+
t
RP
1clk+
t
RP
62
2
64
1
1
6
2clk+
t
RP
1clk+
t
RP
72
2
64
ns
CLK
ms
CLK
CLK
ns
100,000
10
-6
马克斯。
分钟。
2.5
2.5
0.5
7
10
2
1
1
5
7
6
7
2.5
20
16
1
1
48
100,000
20
CLK
CLK
10
-7
马克斯。
分钟。
3
3
0.5
8
12
2
1
1
7
8
7
8
9
10
-8
马克斯。
单位
记
ns
ns
ns
输入数据到ACT （ REF ）命令（ CL = 2CLK +
3)
t
RP
输入数据到ACT （ REF ）命令（ CL = 1CLK + T
RP
2)
行周期时间
（特价）模式寄存器设置循环时间
刷新时间
最小CKE “高”的自刷新
出口
突发停止命令的最后一个数据中
掉电退出时间设置
55
2
文档： 1G5-0160
Rev.1
第6页
VML [ VANGUARD INTERNATIONAL SEMICONDUCTOR ]
