Vitesse公司
半导体公司
数据表
VSC870
符号
DLYEN /
CCKIN
FACLPBK
WCLK
高性能串行
背板收发器
频率
TYPE
<1MHz
TTL
<1MHz
TTL
62.5MHz
TTL
62.5MHz
TTL
<1MHz
TTL
<1MHz
TTL
62.5Mb/s
TTL
<1MHz
TTL
3.3V
0V
名字
延迟启用/电池时钟
输入
基金回环
字时钟
I / O
描述
如果BYPASS为低电平，该信号可以被设置为高，使
任志强延迟模式。在电池模式下， DLYEN / CCKIN可
用作输入用于细胞时钟对准。
当这个信号为高电平时，串行输入被回
到串行输出。它通常应设为低电平。
字时钟是WSIN信号的延迟版本。
用来保持62.5 MHz的本地参考时钟
CRU接近之前的输入位时钟频率
校准过程开始。也被用作参考
时钟的CMU 。
全球芯片复位（高电平有效） 。
当TESTEN为高电平时， REFCLK用来代替
的位时钟为低速测试。用于ATE
只有测试。正常操作过程中设置为逻辑低电平。
LTIME被置为高电平，使用恢复位时钟为
发送方。
用于参数在ATE测试NOR链
I / O框架。正常操作过程中设置为逻辑低电平。
对于CMU净化稳压电源
对于CMU干净的地面
I
I
O
REFCLK
本地参考时钟
I
RESET
TESTEN
LTIME
VSCTE
VDDA
VSSA
RESET
扫描测试开启
循环时间模式
NOR链测试开启
CMU电源
CMU地
I
I
I
I
P
P
G52190-0 ，版本4.1
01/05/01
©
Vitesse公司
半导体公司
• 741卡莱•普莱诺卡马里奥， CA 93012
联系电话： （ 800 ） VITESSE •传真： （ 805 ） 987-5896 •电子邮件： prodinfo@vitesse.com
互联网： www.vitesse.com
第5页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
