Vitesse公司
半导体公司
数据表
VSC8114
ATM / SONET / SDH 622 Mb / s的收发器，复用器/解复用器
集成时钟发生器和时钟恢复
锡永的输入参考时钟。外部控制输入REFSEL选择CMU的乘法比（见
表11）。一个除- 8版本的CMU时钟（ TXLSCKOUT ）应采用同步传输
在UNI设备上的VSC8114发送寄存器输入接口（见应用笔记，第20页） 。
图1 ：数据和时钟发送原理框图
VSC8114
PM5355
TXDATAOUT +
TXDATAOUT-
Q D
Q D
TXIN [7 ：0]的
Q D
TXLSCKIN
REFCLK
CMU
Divide-by-8
TXLSCKOUT
接收部分
高速非归零（ NRZ）在622Mb / s的串行数据由RXDATAIN输入接收。该
CRU恢复从串行数据输入的高速时钟。串行数据被转换为字节宽的并行
数据并介绍了RXOUT [ 7 ： 0 ]引脚。一个除- 8版本的高速时钟（ RXLSCKOUT ）
应使用同步串行字节RXOUT [7：0 ]与UNI设备的接收部分的数据。该
片上的CRU被旁路通过设置DSBLCRU输入高。在此模式中，串行输入数据和corre-
应的时钟由RXDATAIN和RXCLKIN输入分别接收。 RXDATAIN被移入
上RXCLKIN +的上升沿。参见图2 。
所述接收部分还包括帧检测和恢复电路，其检测所述的SONET / SDH
帧，对齐字节边界接收到的串行数据，并启动有关的FP重合于一帧脉冲
字节对齐的数据。当OOF是高举必须出现至少4个字节时钟启动的帧恢复
在A1A2边界之前的周期。在OOF输入控制是电平敏感的信号，并且VSC8114将CON组
tinually进行帧检测和恢复，只要该引脚保持为高，即使1个或多个帧已
检测到。帧检测和恢复时发生一系列的三个A 1字节接着是三个A 2字节具有
被检测到。上RXOUT并行输出数据[ 7：0]将是一个字节开始的第三个A 2字节对齐的。当
检测到一个帧时，一个字节时钟周期长的脉冲上的FP产生一个与同步
上RXOUT字节对准第三A2的字节[7：0 ] 。帧检测器发送的FP脉冲仅当OOF高。
信号丢失
该VSC8114拥有信号（ LOS ）检测的损失。如果输入的串行数据信号丢失检测
数据流具有不连续超过128位的过渡。在一个LOS条件下， VSC8114
强制接收数据低，这是一个指示用于任何下游设备的光接口故障
已经发生。接收部分继续由CRU作为时钟源，因为它是目前锁定到CRUREFCLK
除非DSBLCRU是积极的，在这种情况下，将时钟由CMU 。这LOS条件将被删除
该部分检测到多于16转换在一个128位的时间窗时。这LOS检测功能可以显示
通过施加高电平到LOSDETEN_输入禁止。该VSC8114还具有TTL输入LOSTTL和
G52185-0 ，版本4.0
11/1/99
©
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 • 805 / 388-3700 •传真： 805 / 987-5896
第3页
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
