Vitesse公司
半导体公司
高速八
可编程时序发生器
图3 ：精细游标校准DAC编程
一个测试/校准周期
将数据移入
校准寄存器
移
1
DCLK
2
3
4
5
6
1
2
3
4
5
6
保存数据在
校准寄存器
数据表
VSC6048
DIN
5
4
3
2
1
0
X
X
X
X
X
5
4
3
2
1
0
X
X
X
X
DAC_WR
CAL_DAT
（内部）
阿霉素[2 ：0]的
游标0 DAC数据
游标1 DAC数据
地址游标0
地址游标1
DAC校准
每个细游标必须被校准到一1240ps跨度，一个步骤（10马力），比800MHz的期间短
（ 1.25ns ） 。这是通过设置微细游标到最大延迟和调节6位校准完成
DAC，直到所要求的范围已被实现。
校准数据是通过一个3比特的串行接口传送到器件中。请参考图3对
编程序列。典型的DCLK频率为1MHz至10MHz 。一旦校准值一直
转移到该装置中，数据被写入到指定的DAC的由DCLK时的上升沿
DAC_WR高。解散后的地址线必须保持从移位使能稳定到一个周期
能够DAC_WR的。
DAC的应用
有此设备在三个DAC_REF引脚。每个引脚以供参考两个或三个校准
数模转换器。为了通过DAC_REF供应减少verniers之间的串扰，则建议
每个DAC_REF销被彼此隔离。这将减少三个信道之间的串扰
基团，但是，也不会在每个组内实现verniers之间的串扰。
表3 ： DAC参考引脚标识
DAC_REF针＃
1
18
40
游标渠道
0, 1, 2
3, 4
5, 6, 7
输出
每个通道都有一个差分ECL输出。该verniers的输出下降沿活性。这种转变稳压
存器一个传播2ns的脉冲。精细微调，然后延伸的基础上设定的延时脉冲宽度。
第4页
©
Vitesse公司
半导体公司
741卡莱普莱诺，卡马里奥，CA 93012 • 805 / 388-3700 •传真： 805 / 987-5896
G52335-0,Rev.4.0
8/28/00
VITESSE [ VITESSE SEMICONDUCTOR CORPORATION ]
